以下是射频类 PCB 设计的核心注意事项，需重点关注信号完整性、阻抗控制和电磁兼容性：

一、材料选择

1. 高频板材：
   • 优先选用 低损耗（Low Dk/Df）板材（如Rogers RO4350B、Taconic RF-35），避免普通FR-4的高频损耗。
   • 注意板材的 介电常数（Dk）稳定性 和 损耗角正切（Df），直接影响信号衰减。
2. 铜箔粗糙度：
   • 选择 超低轮廓（VLP/HVLP）铜箔，减少导体表面粗糙度导致的高频损耗。

二、传输线设计与阻抗控制

1. 阻抗匹配：
   • 严格50Ω阻抗控制（或系统要求阻抗），使用 微带线（Microstrip） 或 带状线（Stripline）。
   • 通过PCB工具（如SI9000）计算线宽/间距，考虑材料厚度、铜厚、阻焊影响。
2. 走线规范：
   • 避免直角走线 → 采用45°或圆弧拐角（减少阻抗突变和辐射）。
   • 缩短关键射频路径（如LNA到滤波器），减少损耗和干扰。
   • 相邻层走线正交，减少串扰。

三、接地与屏蔽

1. 连续参考地平面：
   • 射频层下方必须有 完整接地平面，避免分割（防止回流路径中断）。
   • 关键电路（如PA、VCO）下方禁止跨分割布线。
2. 接地过孔阵列：
   • 在传输线两侧、屏蔽罩焊接区密集打 接地过孔（λ/20间距），提供低阻抗回流路径。
   • 过孔直径/孔径比需优化，避免谐振（如用0.3mm孔+0.6mm焊盘）。
3. 屏蔽设计：
   • 敏感电路（如本振）增加 金属屏蔽罩，预留接地焊盘。
   • 射频走线远离数字区域，必要时增加 接地屏蔽墙（Via Fence）。

四、布局隔离

1. 分区布局：
   • 严格划分 射频区、数字区、电源区，避免重叠（尤其高频与低频电路）。
   • 高功率电路（PA）与低噪声电路（LNA）物理隔离，防止耦合。
2. 敏感器件保护：
   • VCO、滤波器、天线 远离电源、数字信号线（≥3倍线宽间距）。
   • 晶体振荡器下方铺地并加屏蔽。

五、电源完整性

1. 电源去耦：
   • 每个射频IC电源脚就近布置 多级电容（如10μF+0.1μF+10pF），覆盖宽频段。
   • 射频部分使用 磁珠（Ferrite Bead）隔离电源，抑制高频噪声。
2. 电源层分割：
   • 不同射频模块采用 星型拓扑独立供电，避免共阻抗耦合。
   • 电源平面远离射频层（中间用地平面隔离）。

六、过孔与连接器

1. 过孔优化：
   • 射频信号换层时增加 接地过孔伴随回流，减少阻抗突变。
   • 避免在传输线上直接打孔 → 采用 背钻（Back Drill） 去除多余Stub。
2. 连接器选择：
   • 使用 SMA/U.FL/IPEX 等射频连接器，确保接口阻抗匹配。
   • 连接器外壳必须 低阻抗接地（多过孔直接连地平面）。

七、天线设计

1. 天线净空区：
   • 天线辐射区域（PCB天线/IFA）下方 禁止铺铜和走线（顶层和底层）。
   • 保持 ≥1/4波长 的净空距离（参考工作频率）。
2. 匹配电路：
   • 天线馈点预留 π型匹配电路（π-matching），方便调试。

八、仿真与测试

1. 前期仿真：
   • 使用 HFSS/CST/ADS 进行S参数、场分布仿真，验证阻抗和隔离度。
   • 电源完整性仿真（如PDN阻抗）。
2. 测试预留：
   • 关键射频路径增加 测试点（PAD） 和 π型衰减器焊盘（调试用）。
   • 预留屏蔽罩安装孔位。

关键要点总结

避坑提示：

• 勿在射频层下方放置高速数字线（串扰风险）；
• 避免使用“水滴状”泪滴（Teardrop）连接焊盘（引起阻抗不连续）；
• 阻焊开窗（Solder Mask）可能改变阻抗，需在仿真中考虑。

遵循以上原则可显著提升射频性能，降低自干扰和失效风险。设计后务必通过矢量网络分析仪（VNA）测试S参数（插损/回损）验证。