以下是PCIe信号PCB走线的核心规范要点，遵循这些规则可确保信号完整性：

1. 阻抗控制

• 差分阻抗：100Ω ±10% (Gen1-4)；Gen5建议±8%以内
• 单端阻抗：50Ω
• 实现方式：
  • 使用阻抗计算工具（如Polar SI9000）
  • 优先选择带状线（Stripline） > 表层微带线（Microstrip）
  • 避免参考层不连续（如跨分割）

2. 差分对匹配

• 对内等长：≤5mil (Gen3/4)；Gen5建议≤2mil
• 走线间距：
  • 对内间距（S）：建议4-5倍线宽（避免过近导致耦合过强）
  • 对间间距（D）：≥3S（推荐20mil以上），避免串扰

    示例：线宽5mil → 对内间距20-25mil，对间间距≥60mil

3. 长度匹配（通道内）

• TX/RX通道总长：
  • Gen1-3：匹配±500mil
  • Gen4-5：匹配±200mil以内
• 分段匹配：
  • 按焊盘/过孔分段匹配长度，避免累积误差

4. 过孔优化

• 数量限制：≤2对过孔/通道（理想情况1对）
• 过孔设计：
  • 使用背钻（Backdrill）减少Stub
  • 直径≤20mil（8/18mil为佳）
  • 反焊盘（Antipad）比孔大20mil以上
  • 添加GND过孔屏蔽（相邻100-150mil）

5. 参考层要求

• 完整地平面：
  • 下方至少连续GND层（避免跨分割）
  • 禁止参考电源层（PWR噪声敏感）
• 20H规则：地层边沿缩进电源层20倍层间距

6. 关键区域布线

• 连接器区域：
  • 长度匹配在连接器内完成
  • 避免引脚区域走线拐弯
• 金手指：
  • 引脚区域禁止打孔
  • 保持对称出线

7. 串扰抑制

• 3W原则：相邻信号间距≥3倍线宽
• 隔离措施：
  • 敏感信号间加GND过孔阵列
  • 时钟信号用GND包围

8. 弯曲规则

• 圆弧弯曲：优先使用45°圆弧（半径>5倍线宽）
• 避免锐角：禁用90°拐角（建议≥135°）

9. 测试点设计

• 仅添加在Tx信号（Rx信号避免干扰）
• 使用微型测试点（直径≤30mil）
• 对称放置，避免引入长度偏差

10. 特殊要求（Gen4/5）

• 损耗控制：
  • 使用超低损耗板材（如M7NE, TU872SLK）
  • 表面处理选ENEPIG（非沉金）
• 等长严格性：
  • Gen5：±50ps时序容差（约±7mil）

验证必做：使用SI/PI仿真（HyperLynx, ADS）验证眼图、插损（Insertion Loss）、回损（Return Loss），Gen5要求插损≤-36dB@16GHz。量产前通过PCI-SIG兼容性测试（CTS）。

遵循以上规范可大幅降低信号完整性问题，建议结合具体速率（Gen3/4/5）和芯片手册调整细节参数。