PCB布线中，滤波电容的布局和走线直接影响其滤波效果，必须遵循以下核心要求：

1. 位置要求：紧贴电源引脚

• 高频电容（0.1μF等）：
  必须 直接靠近 芯片的电源（Vcc）和地（GND）引脚放置，优先处理Bypass电容。
  反例：电容距离芯片超过5mm，或通过长走线连接。
• 大容量电容（10μF~100μF）：
  可稍远（如电源入口处），但需与高频电容配合形成二级滤波。

2. 走线优先级：最小化回路

• 关键原则：电流环路最小化
  • 电容→芯片的 电源/地路径 必须最短、最宽，禁用细长走线。
  • 正确走线顺序：
    电源层 → 滤波电容 → 芯片引脚（电容先于芯片）。
• 禁止"菊链"连接：
  错误：电源 → 芯片引脚 → 电容（电容成了“摆设”）。

3. 过孔与地平面优化

• 减少过孔数量：
  电容接地端需 直接连接完整地平面，避免多个过孔串联。
• 地孔就近打：
  电容接地焊盘旁放置 独立地过孔（多个并联更佳），缩短回流路径。

4. 特殊注意事项

• 多层板处理：
  电容所在层需有 完整地参考平面，禁止跨分割区。
• 高频电容优先：
  较小容值电容（如0.1μF）比大电容对位置更敏感，需优先布局。
• 电源入口电容：
  大容量电容置于板级电源入口，配合电感/磁珠使用。

错误示例 vs 正确设计

错误做法	正确做法
电容通过细长走线连接引脚	电容与引脚形成紧凑三角形
地线共用长走线	电容地端直连地平面过孔

总结：关键口诀

“电容近引脚，走线短而粗；
先过电容再进芯，地孔紧贴低阻抗。”

遵循这些规则可显著降低电源噪声，避免电压跌落和EMI问题。实际设计中可用仿真工具（如SIwave）验证电源阻抗（PDN）优化效果。