pcb覆铜规则有错

好的！PCB设计中覆铜规则设置错误会导致覆铜行为不符合预期。以下是一些常见的中文错误类型和原因分析：

网络分配错误：
- 错误表现： 覆铜没有连接到预期的网络（如GND），或者错误地连接到了其他网络。
- 原因： 在放置覆铜（Polygon Pour）或设置覆铜管理器时，忘记了或错误地设置了覆铜的目标网络属性（Net）。覆铜必须明确指定它属于哪个电气网络（最常见的是GND），才能正确连接。
安全间距规则错误：
- 错误表现： 覆铜与不该连接的焊盘、走线、过孔、板框等靠得太近（短路风险）或离得太远（浪费空间，屏蔽效果差）。
- 原因：
  - Clearance（安全间距）规则设置不当。覆铜需要遵循特定的间距规则来避开其他网络的对象（焊盘、走线、过孔、丝印等）和板框。
  - 可能为覆铜单独定义了错误的间距规则，或者覆铜所应用的间距规则优先级设置错误，被其他规则覆盖。
连接方式规则错误：
- 错误表现： 覆铜与属于同一网络的焊盘连接方式不符合要求（如需要散热连接的焊盘变成了全连接，或需要强连接的焊盘变成了十字连接）。
- 原因： Polygon Connect Style 规则设置错误。这个规则定义了覆铜如何连接到与其同网络的焊盘（Pad）或过孔（Via）。常见选项：
  - Relief Connect（散热十字连接）： 最常用，通过几根细线连接，利于焊接时散热均匀。
  - Direct Connect（直接连接/全连接）： 铜皮直接全覆盖焊盘，连接强度最大，但焊接时散热快，可能难焊。
  - No Connect（无连接）： 不连接（极少用）。
  - 规则可能没有正确应用到目标网络（如GND网络），或者规则参数（连接线宽、线数量、间隙等）设置不合理。
挖空规则设置错误：
- 错误表现： 覆铜覆盖了需要避开的关键区域（如RF天线、高速信号线下方、晶振下方、需要隔离的区域），或者该挖空的地方没有挖空。
- 原因：
  - 没有在需要避让的区域正确放置 Polygon Pour Cutout（覆铜挖空区）。
  - 设置了规则要求覆铜避开特定区域（如Keepout区域），但规则未生效或优先级不够。
  - 针对特定元件或网络的覆铜排斥规则设置错误。
层设置错误：
- 错误表现： 覆铜被错误地放置在不需要的层（如放到了丝印层），或者多层覆铜之间的连接（通过过孔）未正确设置。
- 原因： 在放置覆铜时选择了错误的层（Layer）。
孤岛移除设置错误：
- 错误表现： 覆铜区域产生大量无电气连接的孤立小块铜皮（Dead Copper）。
- 原因： 在覆铜属性或全局覆铜设置中，没有勾选 “Remove Dead Copper”（移除死铜）或 “Remove Islands”（移除孤岛）选项。
规则优先级冲突：
- 错误表现： 覆铜的行为不符合预期，检查单个规则似乎没问题，但组合起来结果不对。
- 原因： PCB设计软件中，规则可以设置优先级。当一个对象（如某个焊盘）同时满足多个规则的条件时，优先级高的规则生效。如果覆铜相关的规则（间距、连接方式）优先级设置过低，可能会被其他规则（如某个特定元件的间距规则）覆盖，导致覆铜行为异常。
最小覆铜面积设置不当：
- 错误表现： 预期的小块覆铜区域（如屏蔽用的铜皮）没有生成，被当作孤岛移除了。
- 原因： 覆铜属性中的“最小覆铜面积”设置得过大，小于该面积的铜皮会被自动移除。需要根据实际情况减小这个值。
未运行设计规则检查：
- 错误表现： 覆铜看起来有问题（如间距不足），但软件没有报错。
- 原因： 放置或修改覆铜后，没有运行DRC。DRC是检查所有规则（包括覆铜规则）是否被遵守的关键步骤。即使覆铜生成了，也可能违反规则，需要在DRC报告中查看具体错误。

如何排查和解决：

确认覆铜网络： 双击覆铜检查其网络属性是否正确。
检查间距规则： 打开规则编辑器，检查Clearance规则，特别是针对覆铜、特定网络或All的设置。确保间距值合理，规则作用域正确。
检查连接方式规则： 打开规则编辑器，检查Polygon Connect Style规则。确保规则作用域正确（通常是应用到目标网络，如InNet('GND')），连接方式（Relief/Direct）和参数（线宽、线数、间隙）设置正确。
检查挖空和避让： 确认在需要避开的地方正确放置了Polygon Pour Cutout或Keepout区域。检查是否有规则要求覆铜避开某些区域。
检查层属性： 确认覆铜在正确的信号层（如Top Layer, Bottom Layer）。
开启移除死铜： 双击覆铜，确保勾选了“Remove Dead Copper”。
检查规则优先级： 在规则编辑器中，查看规则列表，确保覆铜相关规则（特别是Polygon Connect Style）的优先级高于可能与之冲突的其他规则（如针对某个特殊元件的间距规则）。必要时调整优先级顺序。
调整最小覆铜面积： 如果小铜皮被移除，在覆铜属性中减小“最小覆铜面积”的值。
运行DRC： 最重要一步！ 运行完整的设计规则检查，仔细查看报告中的错误和警告，定位违反规则的具体对象位置。根据DRC报告指示修正规则或设计。
重新铺铜： 修改规则或属性后，通常需要手动重新铺覆铜（右键覆铜 -> Polygon Actions -> Repour Selected 或 Repour All）才能使更改生效。

总结： PCB覆铜规则错误的核心通常在于网络分配错误、间距规则冲突或设置不当、连接方式规则定义错误、以及必要的避让措施缺失。仔细检查规则设置、覆铜属性，并充分利用DRC功能进行验证，是解决这些问题的关键。从你的具体覆铜问题现象（无法铺铜？短路？不连接？覆盖不该覆盖的地方？）入手，对照以上常见错误点进行排查。