核心板 PCB 布线是硬件设计中的关键环节，直接关系到核心板的稳定性、信号完整性、电源完整性和电磁兼容性。以下是用中文回答的核心板 PCB 布线要点和注意事项：

一、 核心板布线核心原则

1. 明确设计目标： 首先清晰定义核心板的电气规格（电压、电流、信号速率等）、尺寸限制、连接器定义、层叠结构、关键元件（CPU/MCU、DDR、Flash、PMIC、时钟等）布局。
2. 层叠结构规划：
   • 层数选择： 根据复杂度、信号速率、密度、成本决定。4层板是最基本要求（Top-Signal, GND, Power, Bottom-Signal）。高速、高密度核心板通常需要6层或更多（如：Sig-Gnd-Sig-Pwr-Sig-Gnd）。
   • 参考平面： 为关键高速信号（如时钟、差分线、DDR）提供完整、连续的参考平面（通常是地层）。电源层也尽量完整。
   • 阻抗控制： 根据信号速率和要求（如USB差分90Ω，DDR单端50Ω等），在层叠设计时计算并指定关键信号线的线宽、线距和到参考平面的距离。
3. 分区布局：
   • 功能模块分区： 将核心板划分为逻辑区域：CPU区域、DDR内存区域、Flash存储区域、电源管理区域、时钟区域、高速接口区域（USB, Ethernet）、低速接口区域（GPIO, I2C, SPI, UART）、模拟区域（ADC/DAC）。
   • 电源分区： 将不同电压域（如Core, IO, DDR, Analog）在物理空间上合理分开，避免干扰。
   • 模拟/数字分区： 严格分开模拟电路（ADC/DAC参考源、PLL滤波等）和数字电路，单点接地或使用隔离带。
   • 高速/低速分区： 高速信号远离低速信号和模拟信号。

二、 关键信号布线策略

1. 电源布线：
   • 优先级最高： 电源网络承载大电流，是稳定性的基础。
   • 星形/树干形结构： 根据电流需求规划主干道（宽铜箔、铺铜），分支到各个器件。Power Plane是最佳选择。
   • 足够的宽度： 根据电流和温升要求计算电源线/铜箔宽度（使用在线计算器）。
   • 减小环路面积： 输入/输出电容靠近芯片电源引脚放置，输入电容->芯片->输出电容的环路要小。
   • 去耦电容：
     • 靠近芯片电源引脚放置（首选在背面正下方）。
     • 小电容（0.1uF， 0.01uF）滤除高频噪声，靠近引脚；大电容（10uF, 22uF, 100uF）提供储能，可在稍远处。
     • 多个容值并联覆盖更宽频带。
     • GND引脚就近打孔到地平面。
   • 电源平面分割： 不同电压域需要分割电源平面时，注意电流路径和回流路径的连续性。
2. 地线设计：
   • 完整地平面： 尽量保证至少一个完整、无分割的地平面（GND Plane）作为所有信号的参考和回流路径。
   • 多点接地： 器件地引脚就近打孔（Via）连接到地平面，减小地回路阻抗和环路面积。
   • 模拟地： 模拟区域使用独立的地平面或分割区域，并通过单点（磁珠/0Ω电阻/精密走线）连接到数字地平面（通常在电源入口处）。
   • 避免“地线环路”： 谨慎处理连接器处的接地，避免形成大环路天线。
3. 高速信号布线：
   • DDR (SDRAM/LPDDR)：
     • 等长匹配： 同一组的地址/命令/控制线之间等长；数据线组（Data Byte Lane）内部DQ/DQS/DM等长（误差通常在几十mil以内，具体看芯片手册和速率）。
     • 拓扑结构： 通常使用点对点拓扑（Fly-by或T型已较少）。Fly-by拓扑要注意信号到达各内存颗粒的时间差，通过调整线长补偿（Trace Length Matching）。
     • 参考平面： 信号线下方必须是完整的地平面（或特定情况下的电源平面）。避免跨分割区。
     • 阻抗控制： 严格控制单端和差分（DQS/DQS#）阻抗。
     • 间距： 组间保持3W间距以上，组内按设计规则。
     • VTT Termination： 端接电阻靠近末端放置。
   • 差分信号 (USB, Ethernet, HDMI, MIPI CSI/DSI, PCIe)：
     • 阻抗控制： 严格控制差分阻抗（通常90Ω或100Ω）。
     • 等长匹配： 差分对内两根线严格等长（误差通常<5mil）。
     • 对称性： 差分对的两根线应平行、等宽、等距，长度一致，避免不对称分支或过孔。
     • 间距： 差分对之间、差分对与其他信号之间保持足够间距（如3H或更远，H是到参考平面的高度）。
   • 时钟信号：
     • 优先级最高： 布线最短路径，远离干扰源（开关电源、高速数据线）。
     • 完整参考平面： 下方必须是完整地平面。
     • 阻抗控制： 按单端阻抗要求控制。
     • 避免过孔和拐角： 尽量减少过孔和90度拐角（用45度或圆弧代替）。
     • 包地处理： 用地线（Guard Trace）包围时钟线，并在包地线上密集打孔接地。
     • 端接： 根据需要放置源端或末端端接电阻。
4. 低速信号： 相对宽松，但仍需保证连通性和基本间距。

三、 布线通用注意事项

1. 3W/20H规则：
   • 3W： 两条平行走线中心间距 ≥ 3倍线宽（W），以减少串扰（尤其高速线）。
   • 20H： 电源平面边界比地平面边界内缩至少20倍（H是电源层与地层之间的介质厚度），抑制边缘辐射。
2. 过孔：
   • 尽量减少使用，尤其高速信号线。
   • 关键信号线避免换层。必须换层时，在过孔旁边放置回流地孔。
   • 过孔尺寸选择要合理（通孔/盲埋孔），避免阻抗突变。
   • 电源/地过孔要多且大（多个小孔并联优于单个大孔）。
3. 铺铜：
   • 空闲区域用接地铜皮（GND Pour）填充，提供屏蔽和改善散热。
   • 注意避免形成孤立铜皮（死铜），可删除或接地。
   • 铜皮与高速线之间保持适当间距（Anti-pad）。
4. 散热：
   • CPU/PMIC等发热器件下方或背面大面积铺铜（连接到散热焊盘或地）。
   • 添加散热过孔阵列（Thermal Via Array）将热量传递到背面或内层。
   • 必要时预留散热器安装位置。
5. EMC/EMI：
   • 关键信号包地。
   • 连接器处放置滤波电容、共模电感、TVS管等。
   • 避免锐角走线。
   • 屏蔽罩（金属罩）设计预留位置和接地焊盘。
6. 丝印与标识：
   • 清晰标注关键元件位号、极性、方向。
   • 标注测试点位置和功能。
   • 标注版本号、板名等。
7. 测试点：
   • 为电源、地、关键信号、调试接口预留足够大的测试点。
   • 测试点应易于探针接触，避免被大元件遮挡。
8. 制造可行性：
   • 遵循PCB厂商的工艺能力（最小线宽/线距、孔径、环宽等）。
   • 添加Mark点（基准点）用于SMT贴片定位。
   • 添加工艺边（如果需要拼板）。

四、 布线后检查与验证

1. 设计规则检查： 利用EDA工具（如Altium Designer, KiCad, Cadence Allegro, Mentor PADS）进行全面的DRC检查。
2. 电气规则检查： 检查短路、开路、未连接网络等。
3. 信号完整性/电源完整性仿真： 对于高速核心板（尤其高速DDR、SerDes接口），强烈建议进行前仿真和后仿真（使用HyperLynx, Sigrity, ADS等工具），提前发现和解决潜在问题（反射、串扰、同步开关噪声SSN、电源噪声PDN）。
4. 网表对比： 确保PCB Layout与原理图网表完全一致。
5. DFM/DFA检查： 进行可制造性/可装配性检查。
6. 人工审查： 工程师仔细检查关键部分布局布线是否符合规范。

总结：

核心板PCB布线是一个系统工程，需要综合考虑电源完整性、信号完整性、电磁兼容性、热管理和制造工艺。关键在于：

• 清晰的规划： 层叠、分区、电源树。
• 严格的约束： 阻抗、等长、间距（DDR， 差分对）。
• 优先级的处理： 优先电源和地，然后是时钟和关键高速信号。
• 细节的把控： 去耦电容放置、过孔处理、参考平面连续性。
• 仿真与验证： 理论指导设计，仿真预测性能，确保一次成功。

遵循这些原则和注意事项，能够显著提高核心板的稳定性、性能和可靠性，为最终产品的成功打下坚实基础。