在PCB设计中注意EMC（电磁兼容性）是确保电子设备既能抵抗外部电磁干扰（EMS），又不产生过多干扰影响其他设备（EMI）的关键。以下是一些重要的注意事项，涵盖布局、布线、电源/地线、屏蔽等多个方面：

? 一、布局阶段 - 奠定基础

1. 分区与隔离：
   • 功能分区： 将电路按功能（高速数字、低速数字、模拟、RF、功率、接口等）明确分区。
   • 敏感与干扰源隔离： 将易受干扰的敏感电路（如模拟前端、RF接收、低频小信号）与潜在的强干扰源（如开关电源、时钟发生器、数字处理器、电机驱动器）物理上分开摆放，并保持足够距离。
   • 接口电路位置： 所有接口电路（如USB、以太网、串口、电源输入输出）应靠近连接器放置。在接口处进行滤波和防护。
2. 关键器件位置：
   • 晶体/振荡器： 靠近其驱动的芯片放置，走线最短。远离板边、接口和敏感电路。下方避免走线，尤其是高速线。必要时加屏蔽罩。周围铺设良好的地铜并打多地孔。
   • 开关电源： 远离敏感区域。输入输出电容靠近IC放置。功率电感避免对其他器件或走线造成磁场耦合。
   • 高速IC（CPU, FPGA, 存储器）： 集中放置，缩短高速信号路径?。去耦/旁路电容紧邻其电源引脚放置。
3. 去耦/旁路电容布局：
   • 靠近原则： 每个IC的每个电源引脚（特别是高速IC和数字IC）都应尽可能靠近其引脚放置一个或多个去耦电容（通常用小容值陶瓷电容），电容的接地端到芯片地引脚或地平面的路径要尽可能短。
   • 多层板优势： 充分利用电源层和地层就近提供低阻抗回路。

? 二、布线阶段 - 控制路径

1. 关键信号线处理（时钟、高速线）：
   • 最短路径： 时钟线、复位线、高速数据线（如DDR内存接口）等必须是板子上最短的走线之一。
   • 避免锐角/直角： 使用45度角或圆弧走线，减少高频辐射。
   • 阻抗控制： 对高速信号线（如差分对）进行阻抗匹配（50Ω、90Ω、100Ω等），并严格控制走线宽度、间距、以及与参考层的距离。
   • 差分对： 严格等长、等宽、等间距、并行紧耦合走线。避免跨分割。
   • 最小化环路面积： 信号线与其回流路径（通常是相邻的地平面）形成的环路面积越小越好，这是降低辐射和电感的关键。
   • 3W规则（减少串扰）： 平行走线间距 ≥ 3倍线宽（W），以降低相邻走线间的串扰。
   • 包地： 对特别敏感或易产生干扰的时钟线、关键信号线，用接地铜皮（Guard Trace）在两侧或一侧进行包覆，并每隔一小段距离打地孔连接至地层。
2. 电源布线：
   • 星形/树形拓扑： 避免形成大环路。主电源输入点向各个子电源区域呈星形或树形分配。
   • 足够宽度： 根据电流计算电源线宽度，避免压降过大和过热。
   • 避免长电源走线： 尽量利用电源平面。如果必须走线，要宽且短。
   • 电源入口滤波： 电源入口处放置π型滤波（电感+电容）或共模电感+电容，滤除外部传导干扰。
3. 地线设计（重中之重）：
   • 优先使用完整地平面： 在多层板中，至少有一个完整、未分割的地层（Ground Plane）作为所有信号的低阻抗回流路径参考平面。这是最佳实践。
   • 避免地线环路： 单点接地（模拟地、数字地、功率地、外壳地等分开，最后在一点连接）、大面积铺铜、星形接地等方法可减少地环路。
   • 混合接地策略：
     • 数字地和模拟地： 通常在物理上分割开，仅在电源附近或接口处通过一点（如0欧电阻、磁珠、直接相连）或窄桥连接。ADC/DAC等跨域器件下不分割，统一铺铜。
     • 功率地： 噪声大的功率地（如开关电源）可能需要单独走线或局部铺铜，再单点连接到主地平面。
     • 外壳/屏蔽地： 通常通过多个低阻抗点（如金属化孔、导电泡棉）连接到PCB上的参考地平面或专门的外壳地平面/走线。
   • 密集打地孔： 特别是在：
     • 芯片接地引脚附近。
     • 去耦电容接地端附近。
     • 接口连接器接地端附近。
     • 时钟区域周围。
     • 地层边缘（防边缘辐射）。
     • 信号换层处（为信号提供相邻回流孔）。
     • 规则：孔间距小于λ/10（λ为最高关注频率波长），通常1-5mm很常见。

? 三、电源系统设计

1. 电源层：
   • 多层板中使用完整的电源平面（最好与地平面相邻），提供低阻抗电源分配。
   • 不同电压域清晰分割，避免重叠造成短路风险。
   • 电源平面边缘内缩（20H规则）：电源层比相邻地层内缩约20倍于层间介质厚度，减少边缘场辐射。
2. 去耦电容组合：
   • 大容量储能电容（电解/钽电容）： 放置在电源入口或区域入口，应对低频纹波。
   • 中等容量陶瓷电容（如0.1uF, 0.01uF）： 放置在IC电源引脚附近，应对中频纹波和噪声。
   • 小容量高频陶瓷电容（如几nF, pF）： 放置在非常高速器件（如BGA封装的CPU/FPGA）的电源引脚正下方（Bottom Side），或紧邻引脚，专门滤除高频噪声。注意与地平面的低电感连接。
3. 磁珠的应用： 在噪声敏感区域（如模拟电源入口）、时钟电源线上串联磁珠，配合电容形成π型滤波，抑制特定频段噪声。注意磁珠的直流电阻和饱和电流。

? 四、屏蔽与防护

1. 局部屏蔽罩： 对特别敏感或高辐射的电路模块（如RF、高频振荡器）加装金属屏蔽罩，罩体良好接地（多点连接到地平面）。
2. 接口滤波与防护：
   • 滤波： 在进出PCB的所有接口线上（信号和电源）根据需要添加滤波元件（如RC滤波、LC滤波、共模扼流圈、铁氧体磁珠、TVS/ESD保护管）。
   • ESD防护： 在易受静电放电的接口（如USB触点、按键、裸露触点）放置TVS管等ESD保护器件，并确保其接地路径非常短且低阻抗。
   • 连接器考虑： 使用带屏蔽壳的连接器，并将屏蔽壳通过低阻抗路径（多点）连接到PCB的参考地平面或外壳地。
3. 敏感线路保护： 如前所述，对关键敏感线进行包地（Guard Trace）。

? 五、其他要点

1. 层叠结构设计： 多层板设计是关键。典型四层板推荐：Top Signal -> Ground Plane -> Power Plane -> Bottom Signal。信号层紧邻地平面或电源平面。
2. 表层铺地： 在顶层和底层没有走线和器件的区域，铺设接地铜皮（GND Flood/Pour），并用密集地孔连接到内部地平面。这有助于屏蔽和散热。注意避免形成孤岛。
3. 过孔使用： 尽量减少信号换层次数。换层时必须在附近提供回流过孔（地孔）。避免在关键信号线或时钟线正下方走垂直交叉的线。
4. 测试点预留： 在关键电源、地、信号节点预留测试点（小焊盘），方便调试和测试。
5. 软件配置： 结合软件，如降低未使用IO口速度、关闭未用时钟输出、合理设置驱动器强度等。

? 核心思想总结

• 最小化环路面积： 信号与回流路径形成的环路是辐射和敏感度的根源。
• 提供低阻抗路径： 特别是接地回路和电源分配路径，低阻抗是抑制噪声和干扰耦合的关键。
• 隔离与分区： 物理隔离是防止耦合最直接有效的方法之一。
• 滤波： 在噪声源头（干扰源输出）和入口（敏感电路输入）进行有效滤波。
• 参考平面完整性： 完整、未受破坏的地平面是高速PCB良好EMC性能的基础。
• 高频思维： PCB版图上的每一段走线、每一个过孔在高频下都是潜在的天线或电感/电容。时刻考虑其高频特性。

EMC是一个系统工程，需要在设计之初就充分考虑，并在整个设计流程中持续关注。 仅仅依赖后期整改（如加屏蔽罩或滤波器）往往是昂贵且效果有限的。良好的PCB设计是设备通过EMC测试、稳定可靠运行的第一道也是最关键的防线。实际设计中往往需要权衡取舍，并通过仿真和实测来验证优化效果。