pcb 走线的 w原则是什么

PCB 走线的 “W原则” 主要指的是在高速数字电路（特别是差分信号、时钟信号、高速数据总线如 DDR 等）布线时，为了保持信号完整性，尤其是控制阻抗连续性和一致性，需要遵循的关键尺寸规则。它核心关注三个要素：

线宽一致：
- 原则： 关键信号的走线宽度应尽可能保持恒定不变。
- 为什么： 走线的宽度是决定其特性阻抗的最关键因素之一。走线宽度发生变化时，其特性阻抗也会随之改变（变宽阻抗降低，变窄阻抗升高）。这种阻抗不连续点会导致信号反射（Signal Reflection），从而引起信号过冲、下冲、振铃，甚至接收端逻辑误判。
- 怎么做： 尽量避免在关键信号路径上突然改变线宽。如果必须改变（例如连接不同尺寸的焊盘或过孔），应使用锥形渐变线（Taper） 而非阶梯状突变，并将变化长度控制在最小范围内。
间距一致：
- 原则： 关键信号走线与相邻走线（特别是其他高速信号线）、参考平面边缘、板边、铜皮切割区、屏蔽罩等的间距应尽可能保持恒定不变。
- 为什么：
  - 串扰控制： 走线间距是影响串扰的主要因素。间距变化会导致耦合系数变化，从而影响串扰水平。恒定间距有助于预测和管理串扰。
  - 阻抗控制： 对于微带线和带状线，走线与相邻走线或参考平面的间距也是构成其特性阻抗的重要因素。间距变化（例如靠近或远离参考平面边缘）会导致阻抗波动。
- 怎么做： 平行布线时保持均匀的线间距（满足 3W/4W 原则以减小串扰），避免走线过于靠近板边或不规则形状的铜皮切割区。
参考平面完整连续：
- 原则： 高速信号走线下方（对于表层微带线）或上下方（对于内层带状线）的参考平面（通常是 GND 或 Power Plane） 必须是完整、连续且未被大面积切割的。
- 为什么： 这是确保特性阻抗可控和可预测的基础。参考平面为信号电流提供了低阻抗的返回路径。如果参考平面上存在跨分割区（Slot）、开槽、密集过孔区域或缺口，会导致：
  - 阻抗突变： 信号路径下方的返回路径突然改变（例如从 GND 平面跳到 Power 平面，或者完全没有平面），阻抗会剧烈变化。
  - 返回路径不连续： 返回电流被迫绕行，形成大的环路，导致 EMI 辐射增大、信号噪声增加、信号质量恶化。
- 怎么做：
  - 避免跨分割： 绝对禁止高速信号线跨越参考平面上的裂缝或不同电源/地平面之间的间隙。如果不可避免（如需要换层），必须在跨分割点附近（通常在过孔处）放置足够的缝合电容（Stitching/Decoupling Capacitor），为高频返回电流提供就近的低阻抗通路。
  - 保持平面完整： 尽量减少在关键信号走线路径下方的参考平面上开大槽或放置密集过孔。