在PCB设计中，退耦电容（也称为去耦电容）的布局至关重要，直接影响到其滤除电源噪声、稳定供电电压和为芯片提供瞬时电流的能力。布局的核心原则是最小化电容到芯片电源/地引脚之间的回路电感。以下是关键布局指南：

1. 紧邻芯片电源引脚：

   • 将退耦电容尽可能靠近它所服务的芯片的电源引脚（Vcc）和地引脚（GND）。距离是决定性因素！
   • 小容量电容（如0.1µF, 0.01µF）：用于滤除高频噪声，对位置最敏感，必须最靠近引脚放置。

2. 优先放置小容量电容：

   • 如果使用多个不同容值的电容并联（如10µF + 0.1µF + 0.01µF）来覆盖更宽的频率范围，最小容值的电容应该最靠近芯片的电源引脚。因为小电容通常负责滤除最高频的噪声，对引线电感最敏感。

3. 最小化引线长度和回路面积：

   • 走线要短而宽： 连接电容焊盘到芯片引脚和到电源/地平面的走线要尽量短、尽量宽，以减小阻抗和电感。
   • 优先使用电源层和地层： 强烈建议在多层板中使用独立的电源层和接地层。
   • 过孔位置至关重要：
     • 电容的地焊盘应通过尽可能靠近该焊盘的过孔连接到地平面（最好打在焊盘上或紧邻焊盘）。
     • 电容的电源焊盘应通过尽可能靠近该焊盘的过孔连接到电源平面。
     • 绝对避免将电容的两个引脚都先连到一条较长的走线上，然后再通过远处的过孔连接到平面，这会极大增加回路电感。

4. 减小电流环路面积：

   • 理想的电流路径是：电源平面 -> 电容 -> 芯片电源引脚 -> 芯片内部电路 -> 芯片地引脚 -> 电容 -> 地平面。
   • 确保电容放置在芯片电源引脚和地引脚之间的路径上，使得电流必须先流经电容才能到达芯片引脚（或从芯片引脚流出后立刻流经电容）。布局应使这个物理环路所包围的面积最小。
   • 对于具有多个电源/地引脚的芯片（如BGA），每个电源引脚（或成对的电源/地引脚）附近都应放置相应的退耦电容。

5. 对称放置（对于成对引脚或有空间时）：

   • 如果芯片的电源引脚和地引脚是并排的（如SOIC, TSSOP），将电容放置在两个引脚之间，并对称连接，可以进一步减小环路面积。

6. 利用芯片下方空间：

   • 对于BGA、QFN等底部有空间的封装，优先将退耦电容放置在芯片正下方的PCB层（如果空间允许）。这是缩短距离的最有效方法。利用芯片扇出（fanout）布线区域的空间。

7. 避免长引脚连接（特别是高速芯片）：

   • 对于高速芯片（如处理器、FPGA、高速存储器），避免电容的电源/地引脚需要通过长走线才能连接到芯片的相应引脚。这会引入难以接受的电感。

8. 考虑电容类型和方向：

   • 陶瓷电容（MLCC）： 最常用，尺寸小，ESL/ESR低。注意其存在压电效应和可能因机械应力导致开裂的风险（选择合适封装，避免放置在板子易弯曲处）。
   • 钽电容/铝电解电容： 通常用作稍远处的“体”电容（如10µF, 100µF）。注意极性，放置在离芯片稍远但仍在同一区域的位置。钽电容对过压和反向电压敏感。
   • 确保极性电容的方向正确。

总结关键点（布局黄金法则）：

• “越小越近”: 电容容量越小，越要靠近芯片引脚。
• “过孔打在焊盘边”: 连接平面的过孔要紧挨着电容焊盘（尤其是地焊盘）。
• “环路线最短”: 电容→芯片电源引脚→芯片地引脚→电容这个物理环路要尽可能小。
• “每个电源脚都要有”: 确保每个电源域和主要的电源引脚组都有专属的退耦电容。

不良布局的后果：

如果退耦电容布局不合理（距离远、回路长、过孔位置差），其实际的高频去耦效果会大打折扣。芯片可能遇到电源电压波动、信号完整性变差（如地弹）、高速信号抖增加，甚至导致系统不稳定或故障。

遵循这些原则，能最大限度地发挥退耦电容的作用，确保电路板的稳定可靠运行，尤其是在高速数字和高精度模拟电路中。