要让PCB设计中的DRC（设计规则检查）不报错，需确保设计完全符合预设的设计规则。以下是详细步骤和解决方法：

1. 设置正确的设计规则

• 导入制造商规格：根据PCB厂家的工艺能力（最小线宽、线距、孔径等），在软件（如Altium Designer、KiCad）中设置规则：
  • 电气规则：走线间距（Clearance）、短路检查（Short-Circuit）。
  • 布线规则：线宽（Width）、过孔尺寸（Via Size）。
  • 制造规则：焊盘与孔间距、丝印重叠、阻焊层开窗。
• 操作路径（以Altium为例）：
  • 设计 (Design) → 规则 (Rules) → 修改规则参数 → 应用保存。

2. 检查并修复常见DRC错误

• 间距违规 (Clearance Constraint)：
  • 调整走线、焊盘或覆铜的间距，确保大于规则值（如≥0.2mm）。
  • 使用“推挤布线”功能自动避让。
• 线宽违规 (Width Constraint)：
  • 修改过细的走线（如电源线需加宽至0.5mm以上）。
  • 设置差分对或特定网络单独规则。
• 未连接网络 (Un-Routed Net)：
  • 检查飞线，补全未完成的布线。
  • 删除冗余的器件引脚或网络标签。
• 过孔错误 (Hole Size Violation)：
  • 调整过孔外径/孔径（如外径≥0.4mm，孔径≥0.2mm）。
• 丝印重叠 (Silkscreen Overlap)：
  • 移动元件标识（RefDes）避免覆盖焊盘。

3. DRC检查与调试技巧

• 运行DRC：点击工具菜单的 设计规则检查 (Design Rule Check) ，生成错误报告。
• 定位错误：
  • 双击错误列表，自动跳转到PCB中问题位置。
  • 使用“冲突高亮”功能（Altium中按Shift + X）。
• 添加规则例外：
  • 对特殊区域（如高压间距）设置局部规则（Room Rules）。
  • 忽略无关警告（如测试点），但确保不影响电气性能。

4. 预防性措施

• 分层设计：用Class分类（电源、高速信号），设置独立规则。
• 实时DRC：开启布线时实时检查（软件设置中的Online DRC）。
• 规则优先级：确保特定规则优先级高于全局规则（如BGA区域更小间距）。

5. 验证与输出

• 多次检查：布线后、铺铜后、最终输出前各运行一次DRC。
• 3D模型检查：验证元件高度是否冲突。
• 与厂家确认：提交设计前，将规则文件发给PCB厂复核。

示例流程（Altium Designer）：

1. 设置规则：Design → Rules → Electrical/Clearance 设为0.2mm。
2. 布线后运行DRC：Tools → Design Rule Check → Run Check。
3. 修复错误：双击错误列表，调整走线间距或线宽。
4. 最终验证：确保报告无“Violation”，仅剩批准项（如No Errors）。

注意事项：

• 勿随意忽略错误：每个DRC错误都可能引起开短路或制造失败。
• 单位一致性：规则单位（mm/mil）需与设计一致。
• 版本兼容性：更新软件版本修复可能的规则解析BUG。

通过严格遵循设计规则并逐步修复错误，DRC可完全通过，确保PCB可制造且可靠。