以下是针对STM32F103C8微控制器的PCB设计关键要点指南（中文版），结合工程实践和常见问题：

一、核心设计原则

1. 电源完整性（重点！）

   • 多级滤波：每个VDD/VSS引脚（通常3组）并联 100nF陶瓷电容 + 10μF钽电容，电容紧贴芯片引脚放置（<3mm）。
   • 电源分割：
     • 数字电源（VDD）与模拟电源（VDDA）独立走线，通过磁珠/0Ω电阻隔离。
     • VDDA必须连接至少1个 10nF+1μF 的专用滤波电容（靠近VDDA引脚）。
   • VBAT引脚：若使用电池备份RTC，需接 100nF+1μF 电容，禁止直接悬空。

2. 时钟电路布局

   • 晶振位置：
     • 外部8MHz晶振尽量靠近芯片的OSC_IN/OSC_OUT（≤10mm）。
     • 负载电容（通常10-22pF）接地走线短而直，下方铺地屏蔽。
   • 布线规则：晶振走线避免穿越数字信号，周围做地包围（Guard Ring）。

3. 复位与启动配置

   • NRST引脚：串联10kΩ上拉电阻 + 100nF电容接地（防干扰），走线短直。
   • Boot模式：BOOT0/BOOT1通过10kΩ电阻下拉/上拉到目标电平（通常BOOT0下拉，BOOT1任意）。

二、PCB层叠与布线

• 推荐层叠（4层板最优）：

  Top Layer（信号） → GND Plane（完整地平面） → Power Plane（电源分割） → Bottom Layer（信号）

• 2层板替代方案：

  • 顶层和底层均铺设网格地（Gridded Ground），避免长距离跨分割走线。
  • 关键信号（时钟、USB、ADC）下方保留连续地平面。

• 关键信号布线优先级：

  1. 高速信号（SWD、USB DP/DM） → 等长、阻抗控制（USB需90Ω差分）。
  2. ADC模拟输入 → 远离数字噪声源，可走PCB内层并用地线屏蔽。
  3. 电机/PWM控制线 → 独立区域布线，避免耦合噪声到敏感电路。

三、外设接口与防护

1. 调试接口（SWD/JTAG）

   • 最小化SWDIO/SWCLK走线长度（<100mm）。
   • 预留RESET信号连接（便于强制复位）。
   • 建议添加 TVS二极管（如SMAJ5.0A） 防静电。

2. ADC输入保护

   • 模拟输入串联 100Ω电阻 + 对地1nF电容（RC滤波）。
   • 避免将高阻抗传感器（>10kΩ）直接连接，优先使用运放缓冲。

3. 电机/继电器驱动

   • 使用光耦或MOSFET隔离，电源地与数字地通过0Ω电阻单点连接。
   • 电机电源线单独走粗线（≥50mil），避免与信号线平行。

四、抗干扰与散热设计

• 接地关键点：
  • 所有VSS引脚直接打过孔到地平面。
  • 晶振、USB屏蔽壳、金属外壳接地点单点接地。
• 散热措施：
  • 芯片底部裸露焊盘（如有）铺设网格铺铜+多过孔到地平面散热。
  • 持续大电流时（如>80mA GPIO），铜箔宽度≥20mil/A。

五、检查清单（必做！）

1. [ ] 所有电源引脚均有去耦电容（100nF+10μF），且电容GND端就近打孔接地。
2. [ ] 晶振下方无高速信号穿过，外壳接地。
3. [ ] VDDA通过磁珠独立供电，且滤波电容到位。
4. [ ] NRST、BOOT0等关键引脚无过长走线。
5. [ ] USB差分线等长±5mil，且包地处理。
6. [ ] 未使用的GPIO配置为模拟输入（防悬空噪声）。

六、常见错误避坑

• ❌ 错误：忽略VDDA导致ADC精度下降（建议实测噪声<1LSB）。
• ❌ 错误：复位电路电容过大（>1μF）导致复位时间长于芯片要求。
• ❌ 错误：USB接口未加ESD器件（如USBLC6-2SC6）。
• ✅ 补救：预留滤波电容空位、串阻位置，便于调试修改。

设计模板参考：
STM32F103C8T6最小系统参考设计 (开源平台)
建议使用KiCad/Altium Designer进行设计，导入官方封装库（ST官网搜索"STM32F103C8 footprint"）。

提示：首次打样建议增加 LED电源指示灯 和 所有GPIO测试点（间距2.54mm），极大简化调试过程！