PCB布线是电路板设计的核心环节，直接影响电路的性能、稳定性和EMC（电磁兼容性）。以下是关键的布线策略和原则：

一、布线前的准备

1. 优化布局

   • 模块化分区：按功能（电源、模拟、数字、射频）分区布局，减少干扰。
   • 关键器件优先：放置MCU、高频芯片、连接器等核心器件，缩短高速信号路径。
   • 电源/地平面规划：多层板需提前规划完整的地平面和电源层（尤其高频/高速设计）。

2. 设置布线规则

   • 线宽：根据电流（电源线）、阻抗（高速线）、加工能力设定。
   • 间距：电气安全间距（如高压）、信号隔离（模拟/数字）、避免串扰。
   • 过孔类型：选择通孔、盲埋孔，并限制数量（高频路径慎用）。

二、关键布线策略

1. 电源布线（Power Delivery Network - PDN）

• 降低阻抗：使用宽线或电源平面，避免细长走线。
• 星形/树形拓扑：避免电源环路，主电源到各子模块分开供电。
• 去耦电容布局：
  • 紧贴器件电源引脚（特别是高频IC），电容接地脚直接打过孔到地平面。
  • 采用 "大电容+小电容" 组合（如10μF + 0.1μF）。
• 电源入口：加π型滤波（磁珠/电感 + 电容）。

2. 地线布线（Grounding）

• 完整地平面：多层板推荐至少一层 完整地平面（最佳EMC和信号完整性）。
• 单/双面板地线策略：
  • 网格地（Gridded Ground）：地线纵横交错形成网格。
  • 星型接地：敏感电路单独接地到公共点。
• 避免地分割：高速数字地避免被信号线分割，否则形成"槽天线"辐射噪声。
• 混合系统接地：
  • 单点接地：低频模拟/数字地分开，最后单点连接。
  • 多点接地：高频（>10MHz）直接连接到低阻抗地平面。

3. 高速信号布线（关键！）

• 阻抗控制：
  • 计算线宽、层叠、介质厚度，实现目标阻抗（如50Ω单端，100Ω差分）。
  • 保持参考平面连续：高速线下方避免跨分割（地/电源平面裂缝）。
• 差分对布线（USB, HDMI, LVDS等）：
  • 等长：长度匹配（±5mil以内）。
  • 等距：平行走线，间距一致。
  • 紧密耦合：减小差分对间距，增强抗干扰能力。
• 长度匹配与时序：
  • 关键总线（如DDR）需做 组内等长（设定Tolerance）。
  • 使用蛇形线（Serpentine）补偿长度，避免直角折线。
• 减少过孔：高速线尽量少换层，必要时用 小尺寸过孔。
• 3W原则：线间距 ≥ 3倍线宽（W），减少串扰（Crosstalk）。
• 20H原则：电源平面边缘内缩地平面边缘 ≥ 20倍层间厚度（抑制边缘辐射）。

4. 模拟信号布线

• 隔离：远离数字/开关电源，用地线或壕沟（Guard Ring）隔离。
• 短而直：避免形成天线环路，尤其高增益放大电路。
• 单点接地：敏感模拟电路（运放、ADC）使用独立地路径汇接到公共点。

5. 射频（RF）布线

• 50Ω阻抗控制：微带线/带状线精确计算。
• 最短路径：直接连接，减少过孔和拐角（用弧形或45°角）。
• 屏蔽：用地过孔阵列（Via Fence）包围射频线，防止辐射/干扰。

三、EMC与信号完整性优化

1. 滤波：
   • 高频噪声源（如开关电源、时钟）加磁珠/滤波电容。
   • I/O接口加TVS、共模扼流圈。
2. 避免环路：
   • 关键信号线与返回路径（地）尽量平行靠近，减小环路面积。
3. 时钟信号：
   • 包地处理：两侧加地线并打密集过孔。
   • 远离I/O线和敏感模拟电路。
4. 散热：
   • 大电流路径加宽走线，敷铜或开窗上锡。
   • 热敏感器件下方铺地铜皮散热。

四、DFM（可制造性设计）要点

1. 线宽/间距：符合PCB厂工艺能力（常规≥4/4mil）。
2. 过孔：避免极小过孔（如<0.2mm孔径）。
3. 丝印：清晰标注器件方向、关键测试点。
4. 泪滴（Teardrop）：线-焊盘/线-过孔连接处加泪滴，防止断裂。
5. 铜箔平衡：避免大面积无铜区导致板翘曲。

五、布线后检查

1. DRC（设计规则检查）：确保符合预设约束。
2. 连通性验证：检查开路、短路。
3. 信号完整性仿真（高速设计必备）：用HyperLynx等工具仿真时序、反射、串扰。
4. 电源完整性分析：检查压降（IR Drop）和回路阻抗。
5. DFM/DFA评审：与PCB厂家确认工艺可行性。

总结关键口诀：

布局定成败，电源地优先；
高速控阻抗，差分须等长；
模拟隔数字，射频要屏蔽；
环路最小化，EMC靠规划；
规则严遵守，仿真验风险。

根据具体设计（如高频、大功率、高密度）需调整策略。复杂板建议分层分区迭代优化！