绘制PCB图是电子设计的关键环节，以下整理了核心注意事项与实用技巧，帮助您提升设计效率和可靠性：

一、核心注意事项

1. 电气规则优先

   • 信号完整性：高频信号线（时钟、差分线）优先布线，避免直角走线（用45°或圆弧），减少反射。
   • 电源完整性：电源路径低阻抗（加宽走线、缩短回路），大电流路径预留1oz以上铜厚。
   • 地平面连续：避免地平面被分割，关键信号下方保留完整地平面（如RF、高速信号）。

2. DFM（可制造性设计）

   • 线宽/线距：符合PCB厂工艺能力（常规≥0.2mm/0.2mm）。
   • 焊盘尺寸：贴片焊盘比器件引脚宽0.2~0.5mm，插件孔比引脚大0.2~0.4mm。
   • 安全间距：高压线路间距≥1.5倍工作电压（例：220V需≥0.5mm）。

3. EMC设计

   • 滤波电容：电源入口、IC电源引脚就近放置0.1μF+10μF电容。
   • 高频干扰：时钟电路包地处理，敏感信号远离晶振/开关电源。

4. 散热设计

   • 高热器件（MOS管、LDO）预留散热铜皮，必要时添加散热孔（孔径0.3mm，阵列分布）。

二、布局技巧

• 模块化分区
  按功能划分区域（电源、数字、模拟、RF），用丝印框标记边界。
• 关键器件优先
  先定位：连接器→主控IC→时钟电路→电源模块→被动元件。
• 回流路径最短
  去耦电容尽量靠近IC电源引脚（同一面），缩短电流环路。
• 机械约束考虑
  预留安装孔、外壳避让区，连接器位置符合产品结构设计。

三、布线技巧

1. 走线优化

   • 电源线：采用“树干式”拓扑（避免菊花链），线宽≥电流值÷（铜厚×温升系数）。
     （例：1A电流@1oz铜厚 → 线宽≥0.5mm）
   • 差分线：严格等长（误差≤5mil）、等距、并行走线，阻抗匹配（USB 90Ω，HDMI 100Ω）。
   • 敏感信号：模拟信号远离数字线，必要时用地线包裹屏蔽。

2. 过孔使用

   • 高频信号减少过孔数量（每个过孔增加0.5~1nH电感）。
   • 电源过孔多用并联（如1A电流至少2个过孔）。

3. 铺铜技巧

   • 数字地、模拟地单点连接，避免形成天线环路。
   • 敷铜用网格铜（20mil网格）减少热应力，射频区域用实心铜。

四、后期检查要点

• DRC验证
  运行设计规则检查（线距、孔距、未连接网络）。
• 连通性确认
  查看飞线是否全部消除，重点检查电源/地网络。
• 丝印清晰
  器件位号避开焊盘（避免被遮挡），方向标记（如U1三角标识）。
• 输出文件规范
  提供Gerber（含钻孔文件）、IPC网表、拼板文件（V-cut或邮票孔）。

五、进阶技巧

• 复用模块：对重复电路（如LED阵列）创建复用模块（Room），提升一致性。
• 泪滴焊盘：信号线与焊盘连接处添加泪滴，防止应力断裂。
• 测试点预留：关键信号预留1mm直径测试点，间距>2.5mm。
• 3W原则：高速线间距≥3倍线宽（如线宽5mil，间距≥15mil），降低串扰。

避坑指南

• ❌ 开关电源反馈线过长 → 引起振荡
• ❌ 晶振下方走线 → 时钟抖动
• ❌ 地平面裂缝 → 天线效应辐射噪声
• ❌ 电源层与信号层相邻 → 电容耦合干扰

实际案例：某电机驱动板异常重启，因MCU复位信号线过长（>50mm）且平行于PWM线。改为垂直走线+包地后问题解决。

掌握以上要点可显著降低设计迭代次数。复杂项目建议使用分层设计（电源/信号/地层独立），并利用仿真工具（如SIwave）验证高速信号。