以下是贴片晶振（SMD Crystal）PCB布线的关键原则和最佳实践（中文版）：

核心原则

1. 就近放置

   • 晶振紧贴主芯片（如MCU、CPU）的时钟输入引脚摆放，优先确保XTAL_IN与XTAL_OUT走线最短。

2. 优先处理晶振回路

   • 晶振与匹配电容的布线优先级最高（优先于电源、普通信号线）。

布线关键步骤

1. 负载电容布局

   • 匹配电容（C1、C2）紧邻晶振放置，优先靠近晶振的GND引脚（非芯片侧）。
   • 电容接地端直接打过孔到主GND平面（避免共享过孔）。

2. 走线要求

   • 走线长度：≤ 10mm（越短越好），避免直角或锐角拐弯（用45°或圆弧）。
   • 线宽：8-12mil（避免过细导致阻抗突变）。
   • 对称布线：XTAL_IN与XTAL_OUT走线尽量等长、平行，间距≥3倍线宽（减少串扰）。
   • 严禁跨分割：禁止跨越电源/地平面分割缝隙，下方保持完整地平面。

3. 地平面屏蔽

   • 晶振下方所有层保留完整地平面（禁止走线），周边用GND过孔做"护卫地"（Via Fence）。
   • 晶振外壳接地：若设计接地焊盘，通过多个过孔直连主地层（增强屏蔽）。

4. 远离干扰源

   • 远离开关电源、电感、高频信号线（≥3倍线宽间距）。
   • 禁止在晶振区域敷设其他信号线（尤其是数字总线、RF线）。

抗干扰设计

• 铺铜隔离：晶振区域用GND铜皮包裹，外围保持0.5mm以上净空（禁止其他铜皮靠近）。
• 避免过孔穿插：晶振与电容间的回路区域禁止放置过孔。
• 时钟线不换层：避免走线换层导致阻抗不连续（必须换层时，在换孔旁追加地回流过孔）。

检查清单

1. 晶振距离主芯片是否≤5mm？
2. 负载电容是否紧贴晶振GND引脚？
3. XTAL_IN/OUT走线是否等长、平行、短直？
4. 晶振下方是否有完整地平面？
5. 晶振周边是否有GND过孔护卫？
6. 是否远离电源/高频器件？
7. 外壳接地是否通过多过孔连接？

常见错误

• 电容远离晶振或靠近芯片放置 ❌
• 走线绕远或穿越干扰区 ❌
• 下方地平面被切割 ❌
• 未做铺铜隔离 ❌

遵循上述设计可显著降低时钟抖动、提升系统稳定性。实际布局时优先满足布线最短与地屏蔽，其次优化对称性。