PCB母板（通常指系统级主板或核心板）的设计是一个系统工程，需严谨遵循流程。以下是详细设计步骤和关键要点，供参考：

一、设计前准备

1. 需求分析

   • 定义功能：主控芯片型号、接口类型（USB/HDMI/以太网）、电源规格、层数要求（4/6/8层）
   • 结构约束：安装孔位、板框尺寸（用mm单位）、接插件位置
   • 特殊要求：阻抗控制（如USB差分线90Ω±10%）、高频信号完整性

2. 原理图设计

   • 元件选型：优先选择库存稳定的器件（如TI/ADI/NXP官方渠道）
   • 模块化绘制：分区绘制CPU核心电路、DDR内存、电源树、外设接口
   • ERC检查：确保无电气冲突（如电源短路、未连接网络）

二、PCB布局核心原则

1. 模块分区布局

   +---------------------+
   | 电源区 (左下角)       | 
   | 变压器+MOSFET+电感    |
   +---------------------+
   | CPU+DDR (板中心)      | <—— 缩短高速走线
   +---------------------+
   | 接口区 (板边缘)        |
   | USB/HDMI/网口        |
   +---------------------+

2. 关键器件优先布局

   • 主控芯片：居中放置，留出散热空间（≥5mm）
   • DDR内存：紧贴CPU，同层布局避免过孔（间距≤300mil）
   • 晶振：靠近IC引脚，包地处理，远离电源/磁性元件

3. 电源布局要点

   • 采用"树状拓扑"：输入→DC/DC→LDO→负载
   • 大电流路径（如5V→3.3V）：使用铜皮铺铜（宽度≥1.5mm/A）
   • 高频开关电源：输入/输出电容贴近IC引脚（<5mm）

三、布线关键技术

1. 信号优先级排序

   1. 差分对（USB/HDMI）→ 2. 时钟线 → 3. 高速数据（DDR）→ 4. 模拟信号 → 5. 普通IO

2. 高速信号处理

   • DDR布线：
     • 同组信号同层走线（避免换层）
     • 长度匹配：地址/控制线±50mil，数据线±5mil
     • 参考平面完整（禁止跨分割区！）
   • 差分对：
     • 阻抗计算：FR4板材，5mil线宽/5mil间距可实现90Ω差分阻抗
     • 等长控制：长度差≤10mil

3. 电源布线规范

   • 电源分割：用20mil隔离带分隔模拟/数字地
   • 载流能力：12V输入线宽≥80mil（按3A电流计算）
   • 过孔数量：大电流路径每1A电流至少2个过孔（孔径≥0.3mm）

四、后期验证与输出

1. DFM检查清单

   • 线距：普通信号≥6mil，高压信号≥30mil（安规要求）
   • 丝印：器件标识清晰（高度≥1mm），避开焊盘
   • 焊盘：BGA芯片使用泪滴焊盘防撕裂

2. 仿真验证（必要项）

   • 电源完整性：PDN阻抗仿真（目标阻抗<50mΩ@100MHz）
   • 信号完整性：DDR眼图验证（确保>200mV裕量）

3. 生产文件输出

   • Gerber文件：包含铜层、丝印、阻焊、钻孔文件（RS-274X格式）
   • 钢网文件：SMD开窗比例1:1
   • 装配图：标注极性器件方向

五、常用工具推荐

避坑指南

• ⚠️ DDR等长错误：T型拓扑已淘汰，Fly-by拓扑需严格分段匹配
• 电源噪声：开关电源下方所有层挖空（避免耦合噪声）
• ?️ 散热设计：大功率芯片下方放置散热过孔阵列（孔径0.3mm，间距1mm）
• ? ESD防护：USB/网口添加TVS二极管（如PESD5V0S1UB）

建议首次设计后打样验证关键电路（如先做核心板+扩展板分离架构）。资深工程师平均需3次迭代方可稳定量产，复杂主板（如RK3588）设计周期通常≥2个月。