pcb信号线阻抗

PCB 信号线的阻抗（通常指特性阻抗）是指高频信号在传输线（Trace）上传播时所受到的瞬时电压与电流的比值。它不是一个简单的直流电阻概念，而是传输线在高频工作状态下呈现出的交流特性。

为什么PCB信号线阻抗如此重要？

在高速数字电路（如 USB, HDMI, DDR 内存, PCIe, 以太网）或高频模拟/RF电路中，信号通常以电磁波的形式沿传输线传播。为了确保信号的能量高效地从源端传输到负载端，并最大限度地减少反射引起的信号失真（如振铃、过冲、下冲）、时序错误和电磁干扰（EMI），信号线的特性阻抗需要与源端阻抗和负载端阻抗匹配。

影响PCB信号线特性阻抗的关键因素：

导体宽度： 信号线的宽度（W）。宽度增加，阻抗通常减小。
导体厚度： 信号线铜箔的厚度（T，通常用盎司/平方英尺 oz 表示，如 1oz ≈ 35µm）。厚度增加，阻抗减小。
信号线与参考平面的距离： 信号线到其最近参考平面（通常是地平面或电源平面）的介质层厚度（H）。距离增加，阻抗增大。
介质材料的介电常数： PCB 基板材料的介电常数（εᵣ 或 Dk）。FR4 是最常见的材料，其 εᵣ 通常在 4.0 到 4.8 之间（具体值取决于树脂成分、频率、温度等）。介电常数增大，阻抗减小。
阻焊层： 覆盖在信号线上方的阻焊漆（Soldermask），其介电常数通常比基材高（≈3.0-4.0）。覆盖阻焊层会略微降低阻抗。
铜箔表面粗糙度： 铜箔表面的微观粗糙度。在高频下（GHz以上），粗糙度会增加有效电阻，从而略微提高阻抗并增加信号损耗。
传输线结构：
- 微带线： 信号线在顶层或底层，下方有一个参考平面。这是最常见的表层走线形式。
- 带状线： 信号线夹在两个参考平面之间的内层。通常具有更稳定的阻抗，EMI 特性更好。
- 共面波导： 信号线在同一层有相邻的铜皮作为参考（通常接地）。边缘耦合差分对也可以看作是共面波导的一种形式。
- 差分对： 两根紧密耦合、等长、等宽的信号线，承载相位相反的信号。差分阻抗由线宽（W）、线间距（S）、到参考平面的距离（H）和介质常数（εᵣ）共同决定。

常见的阻抗控制目标值：

单端信号线： 最常用的是 50Ω（射频、许多高速数字标准）。
差分信号线： 最常用的是 90Ω（PCIe 等内部总线）和 100Ω（USB, Ethernet, HDMI, DDR 内存等）。少数标准使用 85Ω 或 80Ω。

如何设计和控制PCB信号线阻抗？

设计阶段：
- 根据目标阻抗值、基板参数（εᵣ, H）、铜厚（T），使用 阻抗计算工具（在线计算器、EDA软件内置工具如Altium Designer/KiCad/Cadence Allegro/Mentor Xpedition的阻抗计算引擎、Si9000e 等专用软件）计算出所需的线宽（W）和间距（S，对于差分线）。
- 在PCB设计规则中设置这些线宽和间距约束。
- 选择合适的叠层结构至关重要，它决定了信号层与参考平面的距离（H）和可用的介质材料。
制造阶段：
- 指定阻抗要求： 在PCB制造文件（Gerber + 制板说明文档）中清晰注明需要阻抗控制的网络、目标值（如 50Ω ±10%）以及对应的层叠结构。
- 板材选择： 明确要求基材类型（如FR4、高频板材如Rogers）及供应商推荐的介电常数（或测试值）。
- 板厂控制： PCB制造商会根据要求，精确控制蚀刻（影响线宽W）、层压（影响介质厚度H）等工艺参数，并可能进行阻抗测试（TDR测试）来验证成品是否符合要求。