cadence怎么画pcb

在 Cadence 工具链（主要指 OrCAD Capture + Allegro PCB Editor 或 Allegro/OrCAD PCB Designer）中设计 PCB 的基本流程如下：

核心流程概要：

创建原理图 (Schematic)
创建元件库 (Library Creation)
生成网表 (Netlist Generation)
创建/设置 PCB 设计文件
导入网表 (Import Netlist)
设置设计规则 (Design Rules Setup)
布局 (Placement)
布线 (Routing)
覆铜 (Plane Creation/Pouring)
设计规则检查 (Design Rule Check - DRC)
丝印调整 (Silkscreen Adjustment)
生成生产文件 (Gerber Generation)

详细步骤说明：

创建原理图 (使用 OrCAD Capture / Cadence Concept HDL)：
- 打开 OrCAD Capture。
- 创建新项目 (File -> New -> Project)，选择 Schematic 或 Analog or Mixed A/D。
- 放置元器件：从库 (Place -> Part) 中选择元件符号，放置在图纸上。
- 连接导线：使用 Place Wire 工具连接元件的引脚。
- 添加电源、地符号：使用 Place Power 或 Place Ground。
- 标注网络名：使用 Place Net Alias 为重要网络命名。
- 元器件标号：使用 Annotate 功能自动分配唯一的位号 (如 R1, C2, U3)。
- 检查电气规则：使用 Design Rules Check (DRC) 检查原理图是否有电气错误（未连接的引脚、重复位号等）。
- 生成物料清单 (可选)： Tools -> Bill of Materials (BOM)。
创建元件库 (关键步骤！)：
- 原理图符号库： 在 Capture 中 (File -> New -> Library)，使用 Part Editor 创建或修改原理图符号 (.olb)。
- PCB 封装库： 打开 Allegro PCB Editor (或独立封装库工具如 Padstack Editor, Package Designer 或 PCB Librarian)。
  - 创建焊盘 (Pads)： 使用 Padstack Editor 定义不同层的焊盘形状和尺寸（表层、内层、阻焊层、钢网层）。
  - 创建封装 (Footprints)： 在 Allegro PCB Editor 或 PCB Librarian 中创建新封装 (File -> New, 选择 Package Symbol (.psm) 或 Package)。
  - 放置焊盘：根据器件手册尺寸放置焊盘。
  - 添加装配外形 (Place -> Outline -> Assembly)、丝印外形 (Place -> Outline -> Silkscreen)、器件实体外形 (Place -> Outline -> Package Geometry -> Place_Bound_Top)。
  - 添加引脚号（参考编号）(Layout -> Pins, 或在放置焊盘时设置）。
  - 添加位号标记 (Place -> Text, Layer=REF DES/SILKSCREEN_TOP 或类似层)。
  - 保存封装。
- 在 Capture 中将原理图符号与 PCB 封装关联 (Tools -> Part Manager, 或在元件属性 PCB Footprint 栏填写封装名)。
生成网表 (Netlist)：
- 在 Capture 中打开原理图项目。
- Tools -> Create Netlist...。
- 选择输出类型：Allegro / OrCAD PCB Designer。常用格式是 PCB Editor (生成 netlist 文件夹或 .dat 文件)。确保网络表器配置正确（通常在 Setup 里选择 Allegro）。
- 点击 确定 生成网表文件。
创建/设置 PCB 设计文件 (使用 Allegro PCB Editor)：
- 打开 Allegro PCB Editor。
- File -> New...。
- 选择 Board (或 Board Design 下的 Board 模板)。输入文件名，选择合适的单位（毫米或密耳）。点击 OK。
- 设置设计参数：
  - Setup -> Design Parameters...：
    - Design 标签：设置图纸尺寸 (Extents), 原点位置 (Move Origin), 单位 (User Units), 精度 (Accuracy)。
    - Display 标签：设置显示选项。
  - Setup -> Grids...：设置非布线格点(Non-Etch)，布线格点(All Etch)，过孔格点(Via)。合理的格点设置对布局布线非常重要。
- 绘制板框 (Board Outline - Route Keepin)：
  - 切换到 Route Keepin 层 (Setup -> Subclass... 勾选 Route Keepin 并设为可见)。
  - 通常使用 Shape -> Rectangular (或 Polygon) 工具绘制一个闭合区域，作为允许布线和放置元件的边界。也可以根据机械图导入板框 (File -> Import -> DXF... 或 Step...)。
导入网表 (Net In)：
- File -> Import -> Logic...。
- 在 Import Logic 窗口中：
  - Import directory: 选择包含 Capture 生成的网表文件的目录。
  - Import logic type: 选择 Design entry CIS (Capture)。
  - Place changed components: 通常选择 Always 或 Never (手动放置)。
- 点击 Import Cadence。导入成功后会显示信息。
设置设计规则 (Constraints - 至关重要)：
- 打开约束管理器：Setup -> Constraints -> Constraint Manager (或按快捷键 Ctrl+Shift+E)。
- 这是 Allegro 的核心功能，定义电气和物理规则：
  - Physical (Net) Constraints: 设置不同网络/网络类 (Net Class) 的线宽 (Min Width, Max Width)、不同层允许布线的最小线宽 (Physical Constraint Set -> Line Width）。
  - Spacing Constraints: 设置不同对象（线-线、线-焊盘、焊盘-焊盘等）之间、不同网络类 (Net Class) 之间的最小间距规则 (Spacing Constraint Set -> Line, Pad/Pad, Line/Smd Pin 等）。
  - Electrical (Net) Constraints: 设置布线拓扑 (Topology)、最大过孔数 (Via Count)、阻抗 (Impedance)、差分对 (Differential Pair)、时序 (Propagation Delay, Relative Propagation Delay) 等高速规则。
  - Same Net Spacing: 设置同一网络上不同对象（如过孔与焊盘、过孔与走线拐角）的最小间距。
  - Region Constraints (可选)： 在板子的特定区域定义特殊的物理或间距规则。
- 将规则分配给具体的网络 (Net)、引脚对 (Pin Pair) 或用网络类 (Net Class) / 物理约束集 (Physical Constraint Set) / 间距约束集 (Spacing Constraint Set) 来分组管理。精心设置约束是保证 PCB 可制造性和信号完整性的关键。
布局 (Placement)：
- 打开 Placement 应用模式 (Applications -> Placement)。
- 元件通常出现在板框外（Room 或 Unplaced 状态）。
- 手动放置：
  - 在右侧 Options 面板选择元件 (Quickview 或 Component)。
  - 在画布上点击放置元件。使用 Rotate (快捷键 R), Mirror (快捷键 F2)。
- 飞线 (Ratsnest)： 元件引脚之间的预拉线，指示连接关系。布局时尽量缩短飞线长度，减少交叉。
- 关键原则：
  - 按功能模块分区放置。
  - 考虑信号流向（输入->处理->输出）。
  - 优先放置连接器、定位孔等固定位置元件。
  - 核心元件（CPU/MCU/Memory/FPGA/电源芯片）放在中心或合理位置。
  - 去耦电容靠近芯片电源引脚放置。
  - 发热元件考虑散热和通风。
  - 考虑装配和维修空间。
- 自动布局 (Optional)： 可以使用 Place -> Auto Place 进行初步尝试，但通常需要大量手动调整优化。
布线 (Routing)：
- 打开 Etch Edit 应用模式 (Applications -> Etch Edit)。常用快捷键 F3 (Add Connect)。
- 手动布线：
  - 点击焊盘开始布线 (Add Connect), 移动鼠标，点击放置线段和拐点（Tab 键切换拐角模式：45度/90度/圆弧），双击或点击目标焊盘结束。
  - 使用 Slide (Edit -> Slide) 调整走线路径。
  - 使用 Delete 删除走线。
  - 换层： 布线过程中按 F4 添加过孔 (Via)，继续在另一层布线。确保层叠和过孔类型已定义 (Setup -> Cross-section)。
- 差分对布线 (Route -> Create Differential Pair): 在约束管理器中定义差分对后，使用 Auto-interactive Route 或其专用命令 (Route -> Route Differential Pair, Route -> Slide Differential Pair) 进行差分布线。
- 自动布线 (Optional)： 使用 Route -> PCB Router -> Route Automatic (调用 Cadence SPB Router 或集成在 Allegro 中的引擎)。全自动布线通常难以满足高速或复杂要求，常用于完成部分连接性或非关键网络。常用的是交互式自动布线 (Route -> Auto-interactive Route 或 Route -> Slide / Delay Tune 等优化工具)。
- 优化布线： 使用 Route -> Delay Tune (蛇形线调整等长), Route -> Custom Smooth, Route -> Gloss 等命令优化走线形状、平滑度和间距。注意：布线过程中实时 DRC (On-line DRC) 通常是开启的 (Setup -> Constraints -> Mode)，它会实时检查你布线的线宽、间距等是否符合约束管理器中的规则。
覆铜 (Plane Creation / Copper Pour)：
- 创建动态铜皮 (Dynamic Shapes)： 常用方式。
  - 切换到需要覆铜的层面（如 GND 或 POWER 层）。
  - Shape -> Rectangular / Polygon / Circular。
  - 在 Options 面板设置参数：
    - Active Class and Subclass: 选择正确的层，如 Etch -> Top 或 Bottom 或内层。
    - Shape Fill: 选择 Dynamic copper (动态铜皮，能自动避让焊盘和走线)。
    - Assign Net: 选择要连接的网络名（如 GND）。
  - 绘制覆铜区域边框。
- 编辑和更新铜皮: 覆铜后，可能需要手动编辑边界 (Shape -> Edit Boundary) 或手动添加避让 (Shape -> Manual Void)。每次修改后，右键点击铜皮选择 Shape Parameters -> Update to Smooth 或使用全局更新 (Shape -> Global Dynamic Parameters -> Update to Smooth)。确保铜皮与网络连接良好（通过 Thermal Relief 热风焊盘连接）。
- 静态铜皮 (Static Shapes)： 用于特定场合（如射频屏蔽罩），避让关系固定，不自动更新。
设计规则检查 (Design Rule Check - DRC)：
- 在完成布局布线覆铜后，必须进行全面的 DRC 检查。
- Tools -> Quick Reports：快速查看如未连接网络 (Dangling Lines)、未放置元件 (Unplaced Symbols) 等报告。
- 完整 DRC: Tools -> Update DRC (或使用 Check -> Design Rules)。这会对整个设计进行约束管理器定义的所有物理间距、线宽、高速规则等检查。
- 查看 DRC 错误： DRC 错误会标记在画布上（带 X 标记的小方块）。在 Display -> Status 窗口查看错误类别和数量。双击错误标记可定位位置。
- 修复 DRC 错误： 仔细查看每一个 DRC 错误，根据提示信息（可以在 Tools -> Reports -> DRC Report 查看详细报告）修改设计（调整走线、移动元件、修改覆铜等）。消除所有 DRC 错误是送板生产前的最低要求。
丝印调整 (Silkscreen Adjustment)：
- 切换到丝印层 (Manufacturing -> Autosilk_Top / Autosilk_Bot, 或 Package Geometry -> Silkscreen_Top / Silkscreen_Bot, 或 Board Geometry -> Silkscreen_Top / Silkscreen_Bot - 具体层名可能因设计模板而异)。
- Display -> Color/Visibility (F5) 确保丝印层可见。
- 调整元件位号 (REF DES) 的位置和方向：
  - 使用 Edit -> Move (选中元件位号文本移动)。
  - 使用 Edit -> Spin / Rotate 旋转。
  - 原则：清晰可读、避开焊盘/过孔、尽量靠近对应元件、方向一致（通常顶层朝上或左，底层朝下或右）、不被元件本体遮挡太多、避免重叠。
- 添加其他说明文字 (Add -> Text)：如公司 LOGO、板名、版本号、日期、测试点标记、极性标识等。
生成生产文件 (Gerber Generation)：
- Manufacture -> Artwork。
- 在 Artwork Control Form 窗口中：
  - 设置底片格式 (Film Control):
    - Device type: 通常选择 Gerber RS274X (6X00 格式较老)。
    - Format: 设置精度（如 Integer: 2, Decimal: 5 即 2:5 格式）。
    - Output Options: 勾选 Suppress leading zeroes (抑制前导零)。
  - 定义光绘层 (Available Films): 默认包含一些常用层组合。通常需要根据 PCB 制造商要求自定义：
    - 点击 Add 添加新底片定义 (Film)，命名（如 TOP）。
    - 在右侧 Available Layers 列表中选择该底片需要包含的层（如 TOP, PIN/TOP, VIA CLASS/TOP, BOARD GEOMETRY/OUTLINE, MANUFACTURING/NCDRILL_LEGEND 等），点击 Move Right 添加到 Selected Layers。务必仔细核对！ 常见必须层：
      - TOP (顶层线路)
      - BOTTOM (底层线路)
      - GNDxx / PWRxx (各内层线路)
      - SOLDERMASK_TOP (顶层阻焊)
      - SOLDERMASK_BOTTOM (底层阻焊)
      - SILKSCREEN_TOP (顶层丝印 - 或 AUTOSILK_TOP)
      - SILKSCREEN_BOTTOM (底层丝印 - 或 AUTOSILK_BOTTOM)
      - PASTEMASK_TOP (顶层钢网)
      - PASTEMASK_BOTTOM (底层钢网 - 如需要)
      - BOARD GEOMETRY/OUTLINE (板框层)
      - MANUFACTURING/NCDRILL_LEGEND (钻孔图)
      - MANUFACTURING/NCDRILL_FIGURE (钻孔表)
    - 重复以上步骤定义所有需要的底片。
  - 检查底片内容: 在 General Parameters 标签页，点击 Select all 选中所有定义的底片，然后点击 Create Artwork。不会立即输出文件！ 这会在当前设计目录下生成一个查看文件（.art 后缀）。
  - 预览底片: 打开 File -> Viewlog，查看生成的 .art 文件（需要配置查看器，或使用 Display -> Color/Visibility 仔细检查各层关闭其他层）。
- 生成 Gerber 文件: 确认预览无误后，回到 Artwork Control Form，再次点击 Select all 选中所有底片，然后点击 Create Artwork。这次会在设计目录下生成真正的 Gerber 文件（.art 文件对应的 .gbr 文件集合）。
- 生成钻孔文件 (NC Drill Files)：
  - Manufacture -> NC -> NC Parameters：设置钻孔文件格式（通常与 Gerber 一致，RS274X, 2:5）。
  - Manufacture -> NC -> NC Drill：生成钻孔文件（.drl, .txt）。
  - Manufacture -> NC -> NC Route (如果需要铣板外形)。
- 生成 IPC-356 网表 (可选)： File -> Export -> IPC356... 提供给板厂用于飞针测试。
- 打包生产文件 (Artwork Zip)： File -> Archive 或手动将 Gerber 文件、钻孔文件、板框图、必要的说明文档（层叠图、阻抗要求、特殊工艺要求）打包压缩 (zip) 发给 PCB 制造商审核生产。

重要提示：

学习曲线陡峭： Cadence/Allegro 是专业级工具，功能强大但复杂。需要系统学习和实践。
库管理至上： 准确、完整的原理图符号库和 PCB 封装库是成功设计的基础。投入时间构建和管理好自己的库。
约束驱动设计： Allegro 的核心是约束管理器 (Constraint Manager)。深刻理解并正确设置约束（尤其高速信号约束）是设计可靠 PCB 的关键。