消除pcb 走线寄生电感

消除 PCB 走线寄生电感是一个系统工程，没有单一的“银弹”，需要综合运用多种设计策略。以下是最有效的方法，按重要性和效果排序：

最小化电流回路面积： 这是最根本、最有效的方法！
- 提供低电感回流路径： 确保信号线下方或上方有完整、连续的参考平面（通常是地平面 GND，有时是电源平面 PWR）。参考平面为信号电流提供了紧邻的、低电感的回流路径，极大地减小了信号路径和回流路径形成的环路面积。
- 关键信号靠近参考平面： 将高速、敏感信号线布在与参考平面相邻的层上（例如，顶层信号参考第二层地平面）。距离平面越近，互感耦合越强，回路电感越小。
- 差分对布线： 对于高速差分信号（如 USB, HDMI, PCIe, DDR），严格按照差分对规则布线（等长、等距、紧密耦合）。差分信号自身的磁场相互抵消，有效减少了环路面积和对外辐射/敏感度（共模电感影响依然存在，但差模电感很小）。
缩短走线长度：
- 寄生电感与走线长度成正比。在满足布线规则和信号时序要求的前提下，尽可能缩短高速、大电流或敏感模拟信号的走线长度。优先布局这些关键网络。
合理加宽走线：
- 虽然加宽走线主要降低的是电阻（直流电阻损耗）和单位长度的电感量（自感），对总电感（自感 + 互感）的降低效果相比缩短长度和减小回路面积要弱一些，但在无法进一步缩短长度时，加宽关键走线仍有帮助。
- 尤其适用于电源分配网络和大电流路径，但也需要注意避免引入过多的寄生电容。
减少过孔数量和使用：
- 过孔是电感的主要来源之一（通常在 0.1nH 到几 nH 量级，取决于尺寸和结构）。
- 优化布局： 减少信号层切换的频率。尽量让关键信号在同一层或相邻层完成布线。
- 使用更小的过孔： 在满足电流能力和制造工艺的前提下，使用直径更小的过孔（减小过孔筒的寄生电感）。
- 使用背钻： 对于非常高速的信号（如 >10Gbps），过孔残桩会引入显著的不连续性和电感。背钻可以移除未使用的过孔铜柱部分，减少残桩电感。
- 优化过孔设计： 确保过孔周围有足够多的接地过孔（见下一点）。
增加接地过孔：
- 在信号过孔附近放置接地过孔： 尤其在信号换层时，紧邻信号过孔放置多个接地过孔，为回流电流提供最短、最低电感的垂直路径，防止回流被迫绕远路。这能显著减小信号换层产生的回路电感。
- 沿关键信号线放置接地过孔： 在关键高速走线（特别是长走线）的两侧或周围，间隔一定距离放置接地过孔，将参考平面“缝合”在一起，确保回流平面的连续性，尤其是在跨越平面分割区时（应极力避免）。
- 在芯片电源/地引脚附近密集放置过孔： 为去耦电容和芯片提供低电感接地。
保持参考平面的连续性： 至关重要！
- 避免在关键信号线下方分割参考平面： 回流电流总是选择阻抗最低（通常也是电感最低）的路径。如果在信号线下方切割平面或开槽，迫使回流电流绕远路，会显著增大环路电感。
- 电源平面作为参考时要小心： 如果使用电源平面作为参考（如某些 DDR 布线），务必确保该平面在信号路径下方是完整且低噪声的。通常 GND 平面是更优的参考选择。
- 信号跨越不同参考平面时要处理： 如果高速信号不可避免要跨越不同电源域（参考平面变化），必须在切换点附近放置恰当的缝合电容（如 0.1uF），为高频回流电流提供旁路路径。但这会引入额外的不连续性，应尽量避免。
优化电源分配网络：
- 使用低电感的去耦电容： 选择小封装、低 ESL 的电容（如 0201, 0402，或专门的超低 ESL 电容），并尽可能靠近芯片电源引脚放置。
- 缩短去耦电容的回路： 确保去耦电容的接地引脚通过最短路径（最好直接通过过孔）连接到芯片下方或最近的低电感地平面（如内层 GND）。电容、电源引脚、接地路径形成的环路面积要最小化。
考虑叠层结构设计：
- 减小信号层到参考平面的介质厚度： 在多层板设计中，让高速信号层紧邻其参考平面层（如 H1 信号 - H2 GND 或 H1 GND - H2 Signal），减小介质厚度可以增强信号与回流平面之间的耦合，降低回路电感。这通常在 PCB 打样/制板时指定。