以下是 I²C PCB 设计的关键要点和最佳实践（中文版）：

核心原则

1. 拓扑结构

   • 总线式布线：所有设备（主/从）的 SDA/SCL 信号并联到同一组走线（类似"挂灯笼"）。
   • 避免分叉：尽量减少 stub（分支线），推荐 T型连接或星形拓扑（需加缓冲器）。
   • 线长限制：
     • 标准模式（100kHz）：建议总线总长 < 200cm
     • 快速模式（400kHz）：< 100cm
     • 高速模式（3.4MHz）：< 50cm

2. 上拉电阻（必需！）

   • 位置：靠近主控端或总线末端（远离设备密集区）。
   • 阻值计算：

     Rp_min = (Vdd - V_OL) / I_OL   (确保低电平电流足够)
     Rp_max = tr / (0.8473 × C_bus) (满足上升时间要求)

     • 典型值：3.3V系统常用 2.2kΩ~4.7kΩ；5V系统用 1kΩ~4.7kΩ
   • 多设备时勿重复并联：每个信号线仅使用一组上拉电阻！

3. 电容控制

   • 总线总电容：标准模式 < 400pF，高速模式 < 100pF。
   • 减小布线电容：缩短走线、避免靠近大平面层。

PCB布局布线规范

1. 走线要求

   • 等长匹配：SDA/SCL长度差 ≤ 10mm（减少时序偏移）。
   • 间距规则：
     • SDA/SCL间距 ≥ 2倍线宽（降低串扰）。
     • 与其他高速信号（如CLK、USB）间距 > 3倍线宽。
   • 避免平行长走线：与干扰源正交或增加地线隔离。

2. 层叠与参考平面

   • 优先走内层：夹在完整地平面之间（减少EMI）。
   • 若走表层：两侧敷设接地 guard trace（两端打地孔）。

3. 关键器件位置

   • 上拉电阻靠近主控MCU或总线末端。
   • 高速设备（如传感器）尽量靠近主控。

抗干扰与接地设计

• 单点接地：所有I²C设备共地，避免地环路。
• 隔离噪声源：
  • 数字电源与模拟电源用磁珠隔离。
  • 避免I²C走线经过电机、继电器下方。
• ESD保护：接口附近放置TVS二极管（如SOT-23封装）。

调试与测试点

1. 预留措施
   • 上拉电阻位置预留0Ω电阻位（方便调整阻值）。
   • SDA/SCL信号预留测试焊盘（勿使用长探头）。
2. 故障排查点：
   • 测量总线空闲电压（应为Vdd）。
   • 检查波形上升沿是否陡峭（过慢需减小Rp）。

特殊场景处理

检查清单（DRC后必查）

• [ ] 上拉电阻未遗漏，阻值合理
• [ ] SDA/SCL无过长分支（stub长度 < 10mm）
• [ ] 与其他高速信号间距 > 2mm
• [ ] 测试点已预留
• [ ] TVS二极管靠近接口放置

示例设计：3.3V系统，挂载3个设备（温度传感器+EEPROM+IO扩展），总线长度80mm

• 上拉电阻：3.3kΩ（0402封装，靠近MCU）
• 线宽/间距：0.2mm/0.3mm
• 走线层：L2（参考GND平面）

遵循这些规则可显著提升I²C稳定性，尤其在多设备或高速场景下！