pcb 内差分走线

PCB（印刷电路板）中的 差分走线 是指将两根紧密耦合、长度相等、相位相反的信号线成对进行布线的设计方式。这种设计主要用于传输高速数字信号（如 USB、HDMI、PCIe、以太网、DDR 内存时钟/数据线等），其核心目的是提高信号的抗干扰能力、降低电磁辐射并提升信号完整性。

以下是差分走线设计的关键要点和注意事项（核心原则：对称性与一致性）：

等长匹配：
- 最重要原则！ 差分对的两根线（P 线和 N 线）必须严格等长。信号在差分线上以相反的极性传输（相位差180度），接收端通过比较两线电压差来还原信号。
- 原因： 如果不等长，信号到达接收端的时间不同（称为对内长度偏差或Skew），相位差不再是180度，导致差分信号幅度减小（即共模抑制比 CMRR 下降），抗共模噪声能力变弱，严重时会引起误码。
- 措施： 布线时优先保证差分对内部等长（通常在规定的容差内，如±5mil/0.127mm 甚至更小），必要时添加蛇形走线进行补偿。
阻抗控制：
- 差分对作为一个传输线整体，有其特定的差分阻抗（如 USB 2.0 为 90Ω， USB 3.0/HDMI 为 100Ω）。阻抗必须精确匹配发送端和接收端的特性阻抗。
- 影响因素： 线宽、线间距、铜厚、介质层厚度、介电常数。
- 措施：
  - 使用 PCB 设计软件提供的阻抗计算工具进行仿真。
  - 根据板厂提供的叠层结构和材料参数（介电常数、铜厚、PP厚度）精确计算线宽和线距。
  - 严格按照计算结果布线，确保差分线宽和差分对内的线间距在整个走线路径上保持恒定（尤其避免过孔、连接器、弯曲处发生变化）。
对称布线：
- 形状对称： 差分对的两根线应尽可能并行、紧耦合，走线路径和形状（拐弯方式等）要尽量对称。
- 间距一致： 差分对内两根线（P-N）之间的间距应恒定。差分对与其他信号线或差分对之间的间距应足够大（通常 ≥ 3倍的差分线间距或 ≥ 5倍的线宽），以最小化串扰。
- 过孔对称： 如果必须打过孔换层，差分对的过孔应成对放置，尺寸、位置尽可能对称，并使用地孔（Stitching Via）在附近提供良好的回流路径。
参考平面：
- 差分线下方（或上方）应有完整、连续、无分割的参考平面（通常是地平面 GND，有时是电源平面 Power，但要特别注意）。
- 作用： 提供信号的低阻抗回流路径，控制阻抗，屏蔽干扰。
- 关键点：
  - 避免跨分割： 差分线绝对不要跨越参考平面上的分割槽（Split）或裂缝（Slot）。这会导致阻抗突变和回流路径中断，严重破坏信号完整性。
  - 换层回流： 当差分线换层时，其参考平面可能发生变化（如从顶层参考GND1换到内层参考GND2）。需要在换孔处附近放置接地过孔连接新旧参考平面，为高速信号的返回电流提供最短、低感抗的路径。
避免耦合不对称：
- 差分对的两根线应同时、同路径经过元件、连接器、过孔等结构。
- 避免一根线靠近干扰源（如时钟、电源）、屏蔽罩或板边，而另一根线远离。这会导致两线受到的干扰不同，破坏差分的抗干扰特性。
- 在连接器、IC引脚处，尽量保证差分线同时到达，避免引脚内不等长。

PCB 内层差分走线的特殊注意事项：

材料一致性： 内层使用芯板（Core）和半固化片（PP），其介电常数可能存在微小波动。设计时需明确指定材料型号并咨询板厂参数的准确性。
蚀刻精度： 内层是铜箔蚀刻而成，线宽/线距的控制需要考虑蚀刻因子（Etch Factor），实际蚀刻后线宽可能比设计值略窄。板厂会根据其工艺能力进行补偿。
层叠结构： 内层差分线的阻抗受上下两个介质层厚度和介电常数影响。需清晰定义叠层结构参数。
过孔影响： 内层差分线换层需要打孔，过孔的残桩（Stub）在高频下影响巨大。对于极高速信号（如 PCIe 5.0+），需考虑背钻（Back Drilling）去除无用残桩，或使用盲埋孔。

总结：

PCB 内差分走线设计的精髓在于 “对称性” 和 “一致性”。核心是保证两根线在长度、阻抗、环境耦合、空间路径上的高度一致性。通过精确的等长匹配、阻抗控制、对称布线、维护完整的参考平面和足够的间距隔离，才能充分发挥差分信号的抗干扰优势，确保高速信号的完整性。务必在设计中利用好仿真工具，并与 PCB 制造厂商紧密沟通叠层和工艺细节。