在 PCB 设计中，网口（尤其是以太网接口，如常见的百兆网口 RJ45 和千兆网口 RJ45）的走线是高速差分信号（通常为 TX±, RX±） 的设计关键点。良好的走线对于信号完整性、EMI/EMC 性能和系统稳定性至关重要。以下是网口走线的主要注意事项：

1. 元件放置（关键起点）：

   • RJ45 插座靠近板边： 方便连接网线，避免信号线在板内绕远路。
   • 网络变压器位置：
     • 靠近 RJ45 插座： 这是最常见的布局方式。缩短变压器次级（网口侧）到 RJ45 的连接距离（差分对），减少这段非隔离区信号的辐射和干扰。
     • 靠近 PHY 芯片： 有时为了布局紧凑或特定设计考虑，会将变压器放在靠近 PHY 的位置。此时要保证变压器初级（PHY 侧）到 PHY 的距离尽量短。
   • PHY 芯片： 放置要考虑其差分信号输出/输入到变压器的路径尽可能短且直接。
   • 布局方向： 确保变压器初级到 PHY 和变压器次级到 RJ45 的走线路径顺畅，避免交叉和锐角弯折。

2. 差分对布线（核心原则）：

   • 匹配长度： 同一对差分线（如 TX+ 和 TX-）必须严格等长（长度匹配）。长度误差通常要求控制在 ±5 mil (0.127 mm) 以内，对于千兆网等高要求场合可能需要更严格。
   • 差分阻抗控制：
     • 以太网（10/100/1000BASE-T）的标准差分阻抗是 100 Ω。
     • 需要通过精确计算和 PCB 叠层设计来确定差分线的线宽（W）和线间距（S），以及到参考层（通常是相邻的地平面）的距离（H），以满足 100 Ω ±10% 的阻抗要求。务必咨询 PCB 板厂获取准确的叠层信息和阻抗计算支持。
     • 使用 PCB 设计软件的阻抗控制工具。
   • 紧密耦合：
     • 差分对内的两根线（P 和 N）在走线全程应保持恒定且较小的间距（S）。这个间距由阻抗计算得出。
     • 避免不必要的间距变化，这会破坏耦合，增加共模噪声和 EMI。
   • 等间距布线： 尽量保持差分对的两根线平行且间距均匀。
   • 避免跨越平面分割： 绝对禁止差分线跨越电源平面或地平面的分割缝隙！这会造成阻抗突变、回路面积剧增，严重破坏信号完整性和增大 EMI。差分线下方必须有完整、连续的参考平面（通常是地平面 GND）。

3. 布线路径：

   • 尽量短： 所有高速差分信号线（变压器到 PHY，变压器到 RJ45）都应尽量短，以减少损耗、延迟和辐射。
   • 减少过孔： 尽可能减少差分对上的过孔数量。每个过孔都会引入阻抗不连续点、寄生电容/电感。如果必须打孔：
     • 差分对的两个过孔尽量靠近（< 100 mil）。
     • 使用小尺寸过孔（孔径小，焊盘小）。
     • 在过孔附近添加接地过孔（Stitching Via）为回流信号提供最短路径。
   • 圆弧拐弯： 避免 90° 直角拐弯。使用 45° 斜角或（更好的）圆弧（Arc） 走线。圆弧拐弯能提供更平滑的阻抗变化，减少反射。
   • 避免平行长走线： 差分对之间（如 TX 对和 RX 对）要保持足够的间距（至少 3W - 5W, W 是差分线宽），以减少串扰。避免它们长距离平行布线。

4. 隔离与屏蔽：

   • 变压器作用： 网络变压器提供电气隔离（Galvanic Isolation）和共模噪声抑制。
   • 隔离带 / 分割地：
     • 在变压器下方或周围，通常需要将 PCB 的 GND 平面进行分割，形成隔离带。
     • 初级侧 GND (PHY Side GND)： 连接到 PHY 芯片和主系统的工作地。
     • 次级侧 GND (Magnetics Side GND / Chassis GND)： 连接到变压器的次级中心和 RJ45 的外壳（如果金属外壳接地）。
     • 连接方式： 初级地（PHY 地）和次级地（外壳地）不能直接相连！它们之间通常在变压器下方通过一个 0Ω 电阻（用于测试点或可选连接） 或一个 额定耐压的电容（如 1nF, 1kV~2kV） 跨接在隔离带上。更优的方案是使用一个或多个 高压磁珠（Ferrite Bead） 跨接（如 100Ω @ 100MHz）。这为高频噪声（如 ESD、EFT 产生的）提供了泄放路径，同时维持了直流隔离。有时也会采用 Y 电容跨接。
     • 隔离带宽度： 分割的间隙要足够宽（通常 ≥ 80 mil），满足安规爬电距离要求（具体值参考变压器和安规标准如 IEC 60950）。
   • RJ45 屏蔽： 如果使用带有金属屏蔽外壳的 RJ45 插座，该屏蔽外壳应良好连接到次级侧 GND（外壳地）。
   • 禁布区： 在隔离带（分割区域）内，禁止 走任何信号线（包括低速信号）或铺铜（除了可能的屏蔽连接）。

5. 电源与去耦：

   • PHY 电源： 为 PHY 芯片提供干净、稳定的电源，电源线上靠近芯片管脚放置合适的去耦电容（通常包含不同容值的电容组合）。
   • 变压器中心抽头： 变压器初级和次级的中心抽头需要连接到相应的电源（如 PHY 的 VCC）或偏置电路，并通过电容（通常为 0.1uF）就近下地（各自对应的地平面）。

6. 低速信号与指示灯：

   • 连接状态灯 (Link LED) / 活动状态灯 (Act LED)： 这些是低速信号，布线要求宽松很多。但仍应避免与高速差分线长距离平行走线以防干扰。通常使用 8-10 mil 线宽即可。注意限流电阻的位置。

总结关键点口诀：

• 布局合理靠板边，变压器位最关键。 (靠近 RJ45 或 PHY)
• 差分对是生命线，阻抗百欧是准线。 (100Ω ±10%)
• 长度匹配须严格，误差五米尔内解决。 (±5 mil)
• 间距耦合要恒定，并行等距别乱动。
• 走线最短是王道，过孔越少越可靠。
• 拐弯避免九十度，圆弧斜角更优酷。
• 平面完整莫跨越，分割下方禁布线。 (绝对!)
• 初级次级地分割，隔离间隙要宽阔。 (>80 mil)
• 跨接磁珠或电容，安规噪声一手拦。 (高压磁珠最优)
• 电源干净去耦好，低速信号靠边绕。
• 外壳接地次级地，指示灯线莫干扰。

布线完成后务必进行以下检查：

1. 差分对长度匹配报告。
2. 差分阻抗仿真或计算报告。
3. 检查所有差分线下方是否有连续参考平面（GND），特别是过孔附近。
4. 仔细检查是否所有高速信号线都避开了隔离带（分割区域）。
5. 确认变压器中心抽头电容放置到位。
6. 检查 RJ45 金属外壳接地连接。

遵循以上原则和检查要点，可以大大提高网口电路的性能和可靠性，减少信号完整性问题、EMI 问题和潜在的故障率。对于高速率（如千兆、万兆）或严苛环境的应用，要求会更加严格。