针对CC1101射频收发芯片的PCB设计，以下是关键设计要点和注意事项（基于TI官方数据手册和应用指南）：

核心设计原则

1. 射频布线优先级最高

   • 天线接口（RF_P/RF_N）使用50Ω阻抗控制微带线，宽度由PCB叠层计算（常用FR4板材，1.6mm板厚时线宽约3mm）。
   • 走线尽量短直，避免直角转折（用45°或圆弧拐角）。
   • 关键区域：天线匹配电路→射频引脚→晶体电路→电源滤波。

2. 天线接口设计与匹配

   • 单端天线：使用Pi型匹配网络（L+C），通过Smith圆图校准（典型值：L=15nH, C=1.5pF）。
   • 差分天线：需加Balun电路（如TC1-1-13MA+）。
   • 天线馈点：预留π型匹配网络焊盘，用于VNA调试。

3. 地平面设计

   • 完整地层：PCB底层建议整面铺地，射频区域避免分割。
   • 芯片底部接地：CC1101下方放置接地过孔阵列（间距≤λ/10，约1.2mm@2.4GHz）。
   • 隔离措施：数字区域与射频区域用地缝隔离，单点连接。

4. 电源处理

   • 分层供电：
     • VDD（主电源）：≥10μF钽电容 + 100nF陶瓷电容（靠近引脚）
     • AVDD（模拟电源）：额外增加10nF高频电容
   • 电源走线加粗（≥20mil），避免穿过射频区。

5. 晶体振荡器设计

   • 22.12MHz晶体（或26/27MHz）紧贴芯片摆放。
   • 负载电容（CL1/CL2）接地走线短直。
   • 晶体下方禁止走线，周围铺铜接地。

6. 滤波与去耦

   • 所有电源引脚并联100nF+10nF陶瓷电容（0402封装）。
   • AVDD引脚额外串联磁珠（如600Ω@100MHz）隔离高频噪声。

PCB叠层建议

调试接口

1. 预留SPI测试点（CS/SCK/MOSI/MISO）。
2. 引出GD0/GD2信号线用于状态监测。
3. 天线附近预留RSSI测试焊盘。

典型设计失误

• ❌ 天线匹配电路未做阻抗调试（导致距离缩水50%以上）。
• ❌ 晶体负载电容使用劣质Y5V材质（频偏导致通信失败）。
• ❌ 电源电容接地路径过长（引入纹波噪声）。
• ❌ 射频走线经继电器/电机下方（电磁干扰失控）。

验证建议

1. 使用矢量网络分析仪（VNA）测试天线端口回波损耗（S11 < -10dB）。
2. 频谱仪检测发射频谱是否超出ISM频段限制。
3. 低温（-40℃）至高温（+85℃）范围测试晶体频偏。

参考设计：
下载TI官方参考布局 CC1101EMK Reference Design（立创EDA可直接导入）。

遵循上述规则可显著提升通信距离和抗干扰性，实际设计时建议优先复制官方评估板的布局策略。