差分PCB布线是高速数字电路设计中确保信号完整性的关键技术，主要用于抑制共模噪声并提升抗干扰能力。以下是关键要点及步骤：

核心原则

1. 等长匹配

   • 目的：避免信号相位差导致的时序错乱。
   • 控制：两条线长度误差 ≤ 5mil（高速信号如PCIe/USB3.0需 ≤ 2mil）。
   • 方法：通过蛇形线（Serpentine）补偿较短的走线，拐角用45°或圆弧避免直角。

2. 等距平行

   • 间距恒定：线间距（S）全程保持一致，通常为线宽（W）的 1~2倍（如W=6mil, S=6-12mil）。
   • 参考平面：下方必须有完整地平面（GND），禁止跨分割区。

3. 阻抗控制

   • 差分阻抗（Zdiff）：常用90Ω/100Ω（USB/HDMI）或85Ω（PCIe）。
   • 计算工具：利用SI9000等软件，根据板层叠构调整线宽/间距/介质厚度。

关键操作步骤

1. 布线前设置

   • 在EDA工具（如Altium/KiCad）中定义 差分对规则：指定阻抗、误差容限。
   • 开启 差分对布线模式（快捷键：Alt+U → 拖动差分对）。

2. 布线路径规划

   • 同层同向：避免分层走线（如Top/Bottom层切换），减少过孔。
   • 远离干扰源：避开时钟、电源等高噪声区域 ≥ 3倍线宽。
   • 缩短路径：优先走直线，减少拐弯次数。

3. 过孔处理

   • 对称打孔：过孔成对出现，间距尽量小（参考GND过孔相邻放置）。
   • 背钻工艺（高速场景）：去除多余过孔残桩（Stub）。

4. 终端匹配

   • 在接收端放置 共模扼流圈（CMC）或 端接电阻（如USB的90Ω并联电阻）。

常见错误与规避

实例：USB2.0差分对布线参数

• 线宽：6mil
• 间距：8mil（边缘到边缘）
• 参考层：连续GND平面（距离信号层 ≤ 10mil）
• 长度差：< 50mil（全链路）
• 终端：靠近连接器放置90Ω电阻

提示：使用网络分析仪实测TDR曲线验证阻抗连续性，眼图测试检查信号质量。

遵循上述规则可大幅降低EMI辐射，确保高速信号（如10Gbps+）可靠传输。复杂设计建议结合仿真工具（HyperLynx/Sigrity）优化。