好的，以太网口（特别是 RJ45 连接器及变压器部分）的 PCB 设计对于信号完整性和 EMI 性能至关重要。以下是中文版的关键设计要点和注意事项：

? 一、 核心设计原则

1. 阻抗控制与差分对布线：

   • 关键： 以太网的 TX± 和 RX± 是 100Ω 差分阻抗 信号。
   • 设计：
     • 将 TX±、RX± 严格作为 差分对 布线。使用 PCB 设计软件的差分对布线工具。
     • 严格计算并控制阻抗： 根据选择的 PCB 板材（FR4 常用）、层叠结构、目标铜厚（通常 1oz/35um）、绿油厚度，精确计算差分线的 线宽（W）和线间距（S） 以实现 100Ω 阻抗。使用 Polar SI9000 或类似阻抗计算工具。
     • 参考平面连续性： 差分对下方必须有完整、连续的参考平面（通常是 GND）。避免跨分割区布线！差分对正下方参考平面禁止开槽或走其他信号线。
     • 长度匹配： 差分对内的两条线长度必须严格匹配（通常要求误差 <±5 mils / 0.127mm)。在布线工具中设置合适的匹配容差。蛇形线走线用于匹配长度，但需保证蛇形线的振幅(A) > 3倍线宽(W)，间距(P) > 2倍线宽(W)，避免引入过多延迟差异。
     • 最小化过孔： 尽量避免使用过孔。如果必须使用，优先使用 小尺寸激光孔，并确保差分对的两条线对称打孔。过孔会引入阻抗不连续和寄生电容电感。过孔 stub 要尽量短或背钻去除。

2. 变压器（Magnetics, PHY Transformer）放置与布线：

   • 靠近 RJ45: 网络变压器应 尽可能靠近 RJ45 连接器 放置，以最小化差分线从变压器到 RJ45 的距离（通常建议 <25mm）。
   • PHY 芯片到变压器： 变压器到 PHY 芯片（以太网控制器）的差分线也应尽量短直，但距离要求相对不那么苛刻（通常 <50-100mm）。
   • 方向性： 注意变压器引脚定义！需要将 PHY 侧的引脚（通常是 1:1CT 或类似）连接到 PHY 芯片，将线路侧引脚（通常是 Bob Smith 或中心抽头）连接到 RJ45。务必仔细核对变压器和 PHY 芯片的数据手册！
   • 中心抽头处理：
     • PHY 侧: 连接到 PHY 芯片指定的电源（如 VDDIO）并通过 0.1uF（或推荐值）电容就近下地。如果 PHY 要求悬空则不接。
     • 线路侧： 连接到 Bob Smith 终端网络。
   • Bob Smith 终端： 这是以太网 EMC 设计的关键部分。
     • 组成： 通常线路侧的中心抽头通过 75Ω 电阻 接到 1000pF（或 2000pF，具体看规格）的高压电容（如 2KV Y电容），电容的另一端连接到机壳地（Chassis GND）或保护地（PE/FG）。有时还会在中心抽头和 GND 之间并联一个 1nF 电容（具体值查阅 PHY 和变压器手册）。
     • 目的： 为共模噪声提供低阻抗回流路径，显著抑制 EMI。
     • 布局： 这些电阻电容应 非常靠近变压器的线路侧中心抽头引脚 放置。走线短而粗。
   • 变压器下方： 禁止 在变压器正下方（所有层）走任何信号线！特别是高速信号线。这是一个重要的隔离区域。

3. RJ45 连接器：

   • 金属外壳接地： RJ45 的金属外壳（若有）必须 通过低阻抗路径连接到机壳地（Chassis GND）。通常使用多个（至少两个，四个更佳）宽连接连接到 PCB 上围绕 RJ45 开窗露铜区域的机壳地。连接点尽量分散在金属壳四周。有些 RJ45 内部集成连接片或接地脚（如 GND Tab）。
   • 开窗露铜： 在 PCB 顶层和底层，RJ45 金属外壳接触的区域需要大面积开窗（去掉绿油），做成大面积铜皮（连接到机壳地），确保良好可靠的电气接触和屏蔽。
   • LED 布线： LED 信号线通常速度不高，但也应避免紧邻高速差分线平行长距离走线，以防串扰。可加串阻（如 470Ω）限流。

4. 接地与隔离：

   • 机壳地（Chassis GND / PGND）: 用于连接 RJ45 外壳、Bob Smith 电容、机箱外壳等。主要承载 EMI 泄放电流。
   • 信号地（GND）: 数字电路（PHY 芯片、主芯片）、PHY 侧变压器中心抽头去耦电容的地。
   • 隔离带： 在 RJ45/变压器区域附近，机壳地（Chassis GND）必须与信号地（GND）隔离。两者之间通过 单点连接（Single Point Connection） 或使用高压电容（如 1nF 1000V，或 Y电容）、磁珠（低频时）、0Ω电阻（仅做连接点时）等元件跨接在隔离带上。这个连接点通常选择靠近变压器下方或 Bob Smith 网络附近。绝对禁止大面积铺铜直接相连！
   • PHY 芯片电源： 为 PHY 芯片提供干净的电源。使用合适的滤波电容（如 10uF 钽或陶瓷 + 0.1uF + 0.01uF 陶瓷电容）尽可能靠近 PHY 电源引脚 放置进行去耦。

5. 布局规划：

   • 顺序： PHY 芯片 -> (PHY 到变压器差分线) -> 变压器 -> (变压器到 RJ45 差分线) -> RJ45连接器 -> Bob Smith 终端。
   • 预留隔离区： 变压器下方及变压器与 PHY/RJ45 之间避免放置元器件（除了必要的终端电阻电容）。
   • 平面分割： 在信号地层，确保差分线下方有完整参考平面。避免信号线穿越不同电源平面的缝隙。

? 二、 其他重要注意事项

1. 速率决定严谨度： 百兆以太网（100BASE-TX）对布局布线要求相对较低；千兆以太网（1000BASE-T）要求非常严格；万兆（10GBASE-T）要求则极高且复杂得多。速率越高，上述要求（长度匹配、阻抗控制、过孔数量、参考平面）越苛刻。
2. 层叠结构： 对于高速设计（特别是千兆及以上），优先选择 4层板或更多层板。这样更容易保证差分线下方的完整参考平面和电源平面。典型4层结构：Top Signal -> GND Plane -> Power Plane -> Bottom Signal。差分线尽量走在内层（如 L2 和 L3 之间）以获得更好的控制。
3. 避免平行走线： 差分对之间，以及与其他高速信号线（如时钟、USB、DDR）之间 保持足够间距（至少遵循 3W 原则：间距 >= 3倍线宽）。避免长距离平行走线，减小串扰。
4. 电源退耦： PHY 芯片的电源引脚需要 充分且靠近的去耦电容。遵循芯片手册要求。
5. ESD 防护： 根据应用环境和要求，考虑在差分线路上（通常在变压器线路侧，靠近 RJ45 处）添加 TVS 二极管阵列用于 ESD 防护。TVS 的选择要考虑寄生电容对高速信号的影响。
6. 回流路径： 确保所有信号，尤其是高速信号，都有清晰、低阻抗的回流路径（通常通过参考平面）。
7. 仿真（可选但推荐）： 对于关键设计或高速设计（千兆/万兆），使用 SI/PI 仿真工具（如 HyperLynx, ADS, CST）进行前仿真（布线前规划）和后仿真（布线后验证）是非常有价值的，可以提前发现问题。

? 三、 设计检查清单（完成后务必检查）

• TX±、RX± 是否严格按差分对布线？
• 差分线宽和间距是否满足 100Ω 阻抗要求？是否经过计算确认？
• 差分对内长度匹配是否 <±5 mils (典型值)？
• 差分线下方是否有完整、无分割的参考平面（通常是 GND）？
• 变压器是否紧靠 RJ45 放置？
• 变压器到 RJ45 的差分线是否尽可能短（<25mm）？
• 变压器引脚连接是否正确（PHY侧 vs 线路侧）？
• 变压器的 PHY 侧中心抽头是否按要求连接（去耦电容接地或悬空）？
• Bob Smith 终端网络（75Ω + 1000pF/2000pF + 到 Chassis GND）是否正确连接且靠近变压器的线路侧中心抽头？
• PHY 芯片的电源去耦电容是否足够、靠近？
• 变压器正下方所有层是否无任何信号线？
• RJ45 金属外壳是否通过多点、低阻抗连接到机壳地？
• RJ45 接触区域是否开窗露铜？
• 机壳地（Chassis GND）和信号地（GND）是否通过单点连接（或推荐元件）隔离？两者是否未大面积直接相连？
• 差分对与其他高速信号线是否保持足够间距（3W原则）？
• 是否尽可能避免了过孔？必须使用时是否对称、小尺寸？
• （对于高速设计）层叠结构是否合理？是否有完整的参考平面？
• （仿真）是否进行了必要的信号完整性仿真？

总结

以太网口 PCB 设计的核心是 精确的 100Ω 差分阻抗控制、变压器和 Bob Smith 终端的正确放置与连接、以及 机壳地与信号地的妥善隔离。仔细规划布局，严格遵守差分对布线规则，并处理好接地隔离，是保证以太网接口稳定可靠工作的关键。务必仔细阅读并遵循所使用的 PHY 芯片、变压器模块和 RJ45 连接器的官方数据手册和应用笔记中的设计指南。??