以下是针对 STM32F7 系列微控制器 PCB 设计的关键要点（中文版），结合实际工程经验总结：

1. 电源设计

• 多电压域：
  • VDD/VSS：主电源（3.3V），至少每对电源引脚配 100nF MLCC + 4.7μF 大电容。
  • VBAT：电池备份域，加 1μF 电容防掉电丢失RTC/备份寄存器数据。
  • VREF+/VREF-：ADC参考电压（若使用），需独立 低噪声 LDO + π型滤波器（10Ω + 10μF/100nF）。
• 去耦电容：
  • 每组电源对 就近放置电容：1 个 100nF MLCC（X7R/X5R） + 1 个 2.2-10μF 电容（电源入口处）。
  • 电容走线 先过电容再到引脚，避免分支（下图示）。

2. 时钟电路

• HSE 高速外部时钟

  • 晶体/晶振 靠近 MCU 放置（距离 ≤ 15mm）。
  • 负载电容（CL1/CL2）接地线尽量短，容值严格按晶体规格书选择。
  • 外层铺地包围时钟电路，下方避免高速信号穿越。

    ? 注意：24MHz 以上时钟建议用 4 层板，避免信号完整性问题。

• LSE 低速外部时钟

  • 32.768kHz 晶体走线对称，屏蔽地环绕。

3. 复位与启动配置

• NRST 引脚：
  • 10kΩ 上拉电阻 + 100nF 电容（防误触发），走线短粗。
• 启动模式：
  • BOOT0 引脚通过 10kΩ 电阻接地（默认Flash启动），调试时预留测试点。

4. 调试接口（SWD/JTAG）

• 必备接口：
  SWDIO + SWCLK + GND + VDD_DEBUG（3.3V），长度 ≤ 20cm。
  • 若环境复杂：在 SWDIO/SWCLK 串 100Ω 电阻 抑制振铃。
• 避免复用：调试引脚不要接其他外设。

5. 高速信号与外设

• SDMMC/SDRAM 等 >50MHz 信号：
  • 走线 等长（±150mil 以内），阻抗控制（50Ω单端）。
  • 6 层板推荐叠层：顶层信号 → 地层 → 电源层 → 内层信号 → 地层 → 底层信号。
• USB OTG：
  • USB_DP/USB_DM 差分线（90Ω ±10%），等长差 ≤ 10mil。
  • 预留 共模电感 和 ESD 防护二极管 位置。

6. PCB 布局技巧

• 分区原则：
  • 高频区（MCU、时钟、内存）远离模拟输入（ADC、DAC）。
  • 数字地与模拟地 单点连接（磁珠/0Ω电阻）。
• 散热：
  • VSS 引脚多打过孔连接内部地，大功耗应用加散热焊盘。
• 过孔使用：
  • 电源引脚 ≥ 2 个过孔（减少阻抗），信号换层时伴随 GND 过孔。

7. 关键检查点（DRC后必查）

1. 所有电源引脚电容距离 ≤ 2mm。
2. NRST 线宽 ≥ 10mil，无敏感信号并行。
3. 晶振下方无走线，禁止分割地平面。
4. SWD 接口预留上拉电阻位置（某些烧录器需上拉）。

⚠️ 高频设计警告

• STM32F7 主频 > 200MHz 时：
  • 必须用 4 层板及以上（推荐：信号-地-电源-信号）。
  • SDRAM 时钟线长度匹配误差 ≤ 50mil。
  • 禁用未用外设时钟（降低噪声）。

参考设计资源

1. ST 官方文档：
   • AN4488: STM32F7 硬件设计指南
   • STM32F7 Discovery Kit 原理图
2. 设计工具：
   • 使用 STM32CubeMX 生成引脚分配图，避免冲突。

通过以上设计可显著提升系统稳定性，减少EMC问题。如需特定电路（如以太网、ADC）细节，可进一步说明需求！