pcb 网口布线

好的，PCB上网口（尤其是千兆以太网）布线是高速差分信号布线，对信号完整性要求很高。以下是关键布线原则和注意事项（适用于常见的10/100/1000 Base-T）：

核心原则：保持差分对信号完整性

阻抗控制：
- 目标阻抗： 差分阻抗通常为 100Ω (±10%)。
- 实现： 严格使用阻抗计算工具，根据PCB制造商提供的精确叠层结构（各层厚度、介电常数）以及铜厚，计算出差分线的线宽(W)、线间距(S) 以及与参考平面的间距(H)。
- 参考平面： 差分对下方必须有一个完整不间断的参考平面（通常是GND层），这是控制阻抗的关键。避免在参考平面上差分走线区域开槽或跨分割。
差分对内部等长：
- 匹配要求： 差分对内的两根信号线 (D+, D-) 的长度必须尽可能相等。
- 最大长度差(对内)： 对于千兆应用，小于等于 5 mil (0.127mm) 是常见且良好的目标。百兆可以放宽到 10-20 mil（但严格要求仍是好的习惯）。
- 如何实现：
  - 始终并行、紧密耦合走线。
  - 使用PCB设计软件的差分对布线功能和长度匹配/调谐功能（蛇形线）。
  - 蛇形线注意事项： 仅用于微调长度差，幅度(A)至少是线宽(W)的3倍，间距(Snake Gap)至少是线宽(W)的2倍。避免在靠近驱动器/接收器或连接器的地方绕线。优先在走线中间段绕线。
差分对间等长：
- 匹配要求： 同一个网口（如TX pair 和 RX pair）的不同差分对之间的长度也应尽量匹配。
- 最大长度差(对间)： 通常要求比对内长度差宽松得多，一般建议控制在 50 mil (1.27mm) 或更短 即可满足千兆要求。更严格的匹配（如25 mil）会提供更好的裕量。
- 目的： 确保多对线之间的信号延迟基本一致（Skew）。
减少耦合与串扰：
- 差分对间距： 不同差分对之间（例如TX+/TX- 和 RX+/RX-）要保持足够的间距。最小间距应满足 3H (H是差分线到参考平面的距离) 或 3W (W是线宽)，取两者中的较大值。5W或20 mil (0.5mm)以上 是常用的经验值。
- 远离干扰源： 网口差分线要远离时钟线、开关电源、电感等高噪声源或高速数字信号线。
- 避免平行长距离走线： 不同差分对之间避免长距离平行布线。如需平行，加大间距或在其间插入GND铜皮/Guard Trace进行隔离。
- 参考平面隔离： 确保不同差分对共享的参考平面是完整的。避免其他噪声信号在参考平面上耦合进来。
最短路径：
- 在满足阻抗和匹配要求的前提下，尽可能缩短差分线的总长度。过长的走线会增加损耗和引入噪声的可能性。

关键区域布线细节：

RJ45连接器区域：
- 引脚定义： 严格按照RJ45连接器的引脚定义（如TIA/EIA-568B）连接到变压器。
- ESD保护： ESD保护器件（TVS管）必须紧靠RJ45连接器的相应引脚放置，其接地引脚通过最短、最宽、低电感路径连接到连接器的金属外壳地或系统地（通常通过一个连接点）。优先选择专为以太网设计的多通道TVS阵列。
- 差分走线： 从连接器引脚到TVS管，再到变压器引脚的走线也要保持差分特性和阻抗控制，虽然这段线通常很短，但仍需注意。
网络变压器区域：
- 位置： 变压器应靠近RJ45连接器放置。
- 中心抽头：
  - VCT (电源中心抽头)： 连接到电源（通常3.3V或2.5V）和高质量的旁路/退耦电容（如0.1μF + 10μF）。这些电容必须紧靠变压器对应的电源引脚放置，并通过多个过孔连接到电源平面。
  - GCT (接地中心抽头)： 通过电容（通常0.1μF或根据变压器规格）就近连接到变压器下方的GND平面（直接打过孔到内层GND）。这个电容也必须紧靠变压器引脚放置。
- 变压器下方布线层：
  - 在变压器本体正下方的 所有布线层（通常是L2, L3...）上，需要挖空铜皮（创建禁布区）。这是为了防止变压器内部线圈与下方铜皮的寄生电容破坏差分阻抗和信号质量。
- 差分走线： 从变压器到PHY芯片的走线是最重要的部分，必须严格遵守前述的核心原则（阻抗、等长、间距）。
PHY芯片区域：
- 旁路/退耦电容： PHY芯片的电源引脚需要布置高质量、多层陶瓷电容(MLCC) 就近退耦。遵循芯片手册要求（电容值、数量、位置）。使用多个过孔连接电源和地。
- 差分走线： PHY芯片的差分引脚通常是BGA或QFN封装，需要使用Fanout将信号引出。Fanout部分也要尽量对称并保持阻抗控制（可能需要微调线宽/间距），长度匹配通常从芯片引脚焊盘外开始计算。

其他重要注意事项：

过孔：
- 尽量减少过孔数量： 过孔会带来阻抗不连续和寄生电感/电容。
- 差分对过孔： 如果必须打过孔换层，差分对的两个过孔应对称、紧密放置。
- 过孔残桩： 对于高速信号，关注过孔残桩（Via Stub）效应。如果板厚较大（>1.6mm）且速率很高（如10G），可能需要考虑背钻（Stub Removal）技术。对于1G网络，在标准厚度板上，使用合理尺寸的过孔（如8/16mil）通常足够。
- 过孔类型： 优先选用激光微孔（HDI板）或小尺寸机械孔。确保过孔直径和焊盘尺寸与PCB制造商能力匹配。
铺铜与接地：
- 完整的地平面： 整个高速信号路径下方（尤其差分对下方）必须有一个完整连续的GND平面。
- 连接器接地： RJ45连接器的金属外壳必须通过多个低阻抗路径（如金属弹片、螺钉孔、大铜皮敷设）连接到PCB的机壳地或系统地。确保良好的屏蔽和静电泄放路径。
- 隔离地： 有时RJ45连接器的屏蔽地与系统地之间会通过一个“Y”电容（高压瓷片电容）或0Ω电阻/Bead连接，用于隔离高频噪声或提供静电泄放路径。具体方案需参考PHY芯片和变压器厂商的建议以及EMC设计要求。
- 避免隔离带间隙过小： 禁止在差分线周围包地过近，这会导致阻抗变化。保持隔离带间距（差分线到铺铜边沿）足够大（至少3W或15mil以上）。通常差分对之间和周围不铺铜或保持很大间距。
测试点：
- 在关键节点（如差分线对）可考虑放置测试点，但要确保测试点不破坏差分对的连续性或阻抗。选择专用的高频差分测试点（带阻抗控制），并尽量放在分支上而非主线上。测试点对地电容要小。
散热焊盘：
- 如果PHY芯片或变压器有散热焊盘（Thermal Pad），必须严格按照数据手册设计散热过孔阵列（Via Array）连接到内层地平面或专用散热铜皮层，确保良好散热和低热阻。

总结关键步骤：

规划布局： 确定RJ45连接器、变压器、PHY芯片、TVS管的位置，确保走线路径顺畅、尽量短。RJ45 -> TVS -> 变压器 -> PHY。
叠层设计与阻抗计算： 与PCB制造商确认叠层，精确计算差分线参数。
原理图与PCB关联： 在PCB工具中正确定义差分对网络（如TX_P/N, RX_P/N）。
严格差分对布线：
- 启用差分对布线规则。
- 设置目标差分阻抗（100Ω）。
- 设置最大对内长度差（5mil以内）。
- 设置最小差分对间距（5W或20mil以上）。
- 并行、紧密耦合走线。
长度匹配：
- 完成初步布线后，使用长度匹配工具对内长度差微调到5mil内。
- 检查并调整对间长度差（尽量控制在50mil内）。
关键区域处理：
- RJ45：布置TVS管，外壳接地。
- 变压器：中心抽头电容就近放置，下方所有层挖空。
- PHY：布置退耦电容，处理好散热焊盘。
检查与验证：
- DRC（设计规则检查）：确保所有间距、线宽规则满足。
- ERC（电气规则检查）。
- 检查差分对长度报告。
- 重点目视检查关键区域（连接器、变压器、PHY附近）。
- 评审：如有条件，进行同行评审或使用信号完整性仿真工具验证（如Hyperlynx, SIwave）。