PCB走线电阻和电容的计算是电路板设计中分析信号完整性、电源完整性和功耗的关键步骤。以下是详细的计算方法（使用国际单位制：米/m）：

一、PCB走线直流电阻计算

走线电阻主要由其几何形状和铜箔特性决定：
公式：
[ R = \rho \cdot \frac{L}{A} ]
其中：

• ( R ) = 走线电阻（Ω）
• ( \rho ) = 铜的电阻率（≈1.68×10⁻⁸ Ω·m，20°C）
• ( L ) = 走线长度（m）
• ( A ) = 走线横截面积（m²）

横截面积计算：
[ A = W \cdot T ]

• ( W ) = 走线宽度（m）
• ( T ) = 铜箔厚度（m）
  • 常见厚度：
  • 1oz铜 ≈ 35μm（0.000035m）
  • 2oz铜 ≈ 70μm

简化公式（常用单位）：
[ R \approx \frac{0.488 \cdot L}{W \cdot T} ]

• ( L )（英寸），( W )（密耳mil, 1mil=0.001英寸），( T )（oz）
  举例：1oz铜、10mil宽、1英寸长的走线电阻 ≈ 0.488×1/(10×1) = 0.0488Ω

二、PCB走线电容计算

走线电容主要存在于走线与参考平面（如GND层）之间：
公式（平行板电容器模型）：
[ C = \varepsilon_0 \varepsilon_r \cdot \frac{W \cdot L}{D} ]
其中：

• ( C ) = 电容（F）
• ( \varepsilon_0 ) = 真空介电常数（8.85×10⁻¹² F/m）
• ( \varepsilon_r ) = 板材介电常数（FR4 ≈ 4.2～4.5）
• ( W ) = 走线宽度（m）
• ( L ) = 走线长度（m）
• ( D ) = 走线与参考平面间距（m，即介质厚度）

简化经验值：
FR4板材上，常见层叠结构的走线电容：
[ \text{电容} \approx 1.4 \sim 2.5 \, \text{pF/cm} ]
举例：10cm长、50Ω特性阻抗的微带线电容约 1.5～2pF/cm → 总电容 ≈ 15～20pF

三、走线电感（补充关键参数）

高速电路中电感的影响常大于电容：
公式（近似）：
[ L \approx 0.002 \cdot L \cdot \ln\left(\frac{2D}{W}\right) ]

• ( L ) = 电感（nH）
• ( L ) = 走线长度（mm）
• ( D ) = 到参考平面距离（mm）
• ( W ) = 走线宽度（mm）
  经验值： 典型PCB走线 ≈ 8-10nH/cm

  举例：1cm走线电感约8nH，100MHz时感抗 ( X_L = 2\pi fL \approx 5Ω )，可能影响高频信号。

四、关键注意事项

1. 高频效应：

   • 频率 > 10MHz 时需考虑趋肤效应：电阻随频率升高而增大。
   • 电容/电感共同决定特性阻抗（如50Ω），需用场求解器（如SI9000）精确计算。

2. 铜箔参数变化：

   • 电阻率 ( \rho ) 随温度升高：温度每升1℃，电阻增加约0.4%。
   • 铜箔厚度误差：1oz铜实际厚度可能在28-35μm之间。

3. 实际设计工具：

   • 在线计算器：Saturn PCB Toolkit、EEWeb PCB计算器。
   • EDA软件：Altium Designer（阻抗计算）、ADS（高频仿真）。

五、应用场景

• 电阻计算：电源路径压降、功耗发热（如：1A电流过50mΩ走线 → 50mW损耗）。
• 电容计算：高频信号耦合、滤波器设计、阻抗匹配。
• 电感影响：高速信号回流路径、开关电源振铃抑制。

通过合理计算走线参数，可优化信号质量并避免潜在的电磁兼容性问题。对于高速设计（>100MHz），建议使用电磁场仿真验证计算结果。