要防止PCB走线成为天线（即产生电磁辐射或接收干扰），需从源头破坏天线形成的条件（特定长度导体+特定频率）。以下是关键设计原则和实操方法：

? 核心原则：破坏天线工作条件

1. 控制走线长度

   • ✅ 关键法则：高速信号线长度 < λ/20（λ为信号最高谐波波长）
     计算公式：λ = c / (f × √εᵣ)
     （c=光速，f=信号频率，εᵣ=板材介电常数）
   • 示例：100MHz信号在FR4板（εᵣ≈4.3），λ≈70cm → 走线应<3.5cm
   • ? 优先缩短时钟线、差分对、RF信号线

2. 减小电流回路面积

   • ⭐ 黄金法则：信号路径正下方必须提供完整地平面
     • 禁止跨分割区走线（如跨越电源分割槽）
     • 关键信号（时钟/USB/HDMI）采用 地-信号-地 叠层结构
   • ? 去耦电容就近放置：高速IC电源引脚旁并联0.1μF+0.01μF电容，减小电源环路

3. 阻抗连续匹配

   • ? 严格计算特征阻抗（如USB 90Ω差分阻抗）
   • 避免线宽突变、锐角转弯（改用45°或弧线）
   • 过孔处添加地孔伴随（如HDMI差分对换层时±0.5mm内打地孔）

4. 滤波与隔离

   • 接口电路加π型滤波（如USB D+/D-串磁珠+对地电容）
   • ?️ 敏感区域铺接地铜箔围墙（如晶振周围用Guard Ring）

⚙️ 进阶设计技巧

• 层叠优化（4层板示例）：

  Top Layer：信号走线  
  L2：完整地平面  ← 关键层！  
  L3：电源平面  
  Bottom Layer：低速信号

• 差分对布线：
  • 线间距≤2倍线宽（如5mil线宽→间距≤10mil）
  • 等长误差<15mil（高速信号需<5mil）
• 3W法则：线间距≥3倍线宽（如10mil线宽→间距≥30mil）降低串扰

验证手段

1. 仿真先行：使用SIwave/HFSS做谐振分析（检查>300MHz的谐振点）
2. 实测验证：
   • 近场探头扫描辐射热点
   • 频谱分析仪检测30MHz-1GHz频段峰值

? 典型错误规避

• ❌ 时钟线长距离无参考平面
• ❌ 地平面开槽导致回流路径绕行
• ❌ 未使用的IC引脚悬空（应接地或接电源）

终极口诀：短走线、满地平面、小回路、严阻抗。重点关注时钟/高速信号路径，其1-3次谐波最易触发天线效应（如100MHz时钟的300MHz辐射）。设计阶段投入1小时EMC预防，可省去后期数周整改时间！ ?️

通过综合应用这些方法，可大幅降低PCB走线天线效应，轻松通过FCC/CE辐射认证。实际设计中需结合具体场景权衡取舍（如成本与性能）。