在PCB设计中处理MIPI（Mobile Industry Processor Interface）差分信号布线（特别是MIPI D-PHY用于CSI-2摄像头和DSI显示接口）非常关键，因为其高速率（可达数Gbps）对信号完整性要求极高。以下是主要的处理要点和注意事项：

1. 遵循严格的差分对规则：

   • 紧耦合： MIPI信号采用差分传输（如CLK±, D0±, D1±等）。同一差分对内的正线（P）和负线（N）必须在整个路径上保持等长、等宽、等间距。
   • 差分阻抗控制： 这是核心要求！MIPI D-PHY的标称差分阻抗通常为100 Ω +/- 10%。设计前必须：
     • 与PCB制造商沟通，明确层叠结构（材料、层厚）。
     • 使用阻抗计算工具（如Polar Si9000）精确计算差分对的线宽（W）、线间距（S）以及到参考平面的距离（H），以满足目标阻抗。常见选择是共面微带线或带状线。
     • 将阻抗要求（线宽、线距、层叠）清晰标注在PCB设计规范和制造文件中（Gerber、制板说明）。

2. 最小化长度差异：

   • 差分对内长度匹配： 同一差分对内的P线和N线长度差必须严格控制。要求通常非常严格（如 < 5 mils (< 0.127 mm)，甚至更小如 ±2 mils，具体取决于速率）。PCB设计工具（如Altium Designer, Cadence Allegro）的匹配长度功能必不可少。
   • 差分对间长度匹配（Skew）： 同一通道内的所有数据差分对（如D0±, D1±）相对于时钟差分对（CLK±）的长度差也需要控制。要求通常比差分对内匹配宽松（如 < ±50 mils (< 1.27 mm) 或更小，具体规范查阅MIPI联盟文档如D-PHY spec）。

3. 提供完整、连续的参考平面：

   • 紧邻的完整地平面： MIPI差分对应尽可能布在紧邻一个完整、无分割的地平面（GND）的层上。这是控制阻抗、提供低电感回流路径、减少EMI的基础。
   • 避免跨分割： 绝对禁止差分线跨越参考平面（地或电源）上的裂缝、分割槽或空隙。如果必须换层（通过过孔），必须在过孔旁边放置成对的、紧邻的接地过孔（Ground Via），为信号提供最短的回流通路，避免阻抗突变和EMI问题。过孔数量也要尽量减少。

4. 最小化过孔使用和优化过孔设计：

   • 减少过孔： 每条MIPI线的过孔数量应绝对最小化。理想情况是发送端和接收端在同一层布线，无需过孔。每增加一个过孔都会引入阻抗不连续、寄生电容/电感，劣化信号。
   • 优化过孔： 当必须使用过孔时：
     • 使用尽可能小的过孔（直径和焊盘）。
     • 移除过孔在非连接层的反焊盘（Anti-pad）或加大反焊盘孔径（在保持与其它层连接前提下），以减少过孔焊盘带来的寄生电容。
     • 如前所述，在信号过孔旁紧邻放置接地过孔（Stitching Via）。

5. 避免串扰：

   • 间距规则： 保持MIPI差分对与其他差分对、单端高速信号（如时钟、存储器总线）、电源线之间的足够间距。遵循 3W规则（间距 >= 3倍线宽）是起点，对于高速MIPI，建议使用 4W 或更大间距，尤其是并行走线较长时。不同通道的MIPI差分对之间也要拉开距离。
   • 垂直布线： 当不同层的高速线必须交叉时，垂直交叉（90度角）是干扰最小的方式。
   • 屏蔽： 在要求极高的场合或空间受限时，可在差分对两侧布设接地铜带（Guard Trace）或增加额外的接地过孔阵列进行屏蔽，但要小心接地铜带带来的寄生电容影响阻抗。

6. 短而直接的路径：

   • 尽量缩短MIPI走线的总长度。
   • 避免不必要的弯曲。必须弯曲时，使用平滑的圆弧（Arc） 或 ≥135度 的折线（Obtuse Angle Bend），避免尖锐的90度角（会增加寄生电容和反射）。
   • 优先布MIPI线，避免绕远路。

7. 元器件布局和端接：

   • 靠近连接器/芯片： 将MIPI连接器（如摄像头FPC连接器、显示屏连接器）和主控/传感器/显示驱动芯片尽可能靠近放置。
   • 减少Stub： 串行电阻（如果需要）应非常靠近发送端放置。避免在接收端放置额外的串联电阻产生长Stub。
   • 端接（Termination）： MIPI D-PHY的端接通常在接收芯片内部集成（100Ω差分）。确保原理图设计正确，无需额外外部端接电阻。如需外部电阻，必须严格按规范放置。

8. 与其他噪声源的隔离：

   • 远离大电流电源路径、开关电源模块、晶体振荡器、电感、射频电路等强噪声源。
   • 如果可能，在MIPI走线区域周围放置额外的接地过孔（Via Fence）以提供隔离。

总结关键数值要求（需根据具体速率和规范复核）：

• 差分阻抗： 100 Ω ±10%
• 差分对内长度匹配： < 5 mils (0.127 mm) （越严格越好，±2 mils 常见）
• 差分对间长度匹配（VS CLK）： < ±50 mils (1.27 mm) （具体值查规范，可能更小）
• 差分对线间距（S）： 计算得出（阻抗控制）
• 与其他高速信号间距： ≥ 4W （W为线宽）
• 过孔数量： 绝对最小化（理想0，最多1-2个）
• 弯曲角度： 圆弧或 ≥135度

设计后检查与仿真:

• DRC检查： 使用PCB工具的规则检查功能确保所有间距、线宽、长度匹配规则被严格遵守。
• 信号完整性仿真： 对于高速设计（尤其≥1.5Gbps），必须进行SI仿真（使用HyperLynx, ADS, CST等工具）：
  • 检查眼图（Eye Diagram）的开合度（宽度、高度）、抖动（Jitter）。
  • 检查阻抗连续性。
  • 检查串扰（Crosstalk）。
  • 验证端接效果。
  • 仿真结果需满足MIPI规范的眼图模板要求。

制造注意事项：

• 在PCB制造文件中明确阻抗控制要求（叠层、线宽、线距、公差）。
• 选择工艺能力强、有高速板经验的PCB制造商。
• 要求制造商提供阻抗测试报告（TDR）。

严格遵循以上原则，并通过仿真验证，是确保MIPI信号在PCB上可靠高速传输的关键。务必参考最新的MIPI D-PHY规范和应用处理器/传感器/显示屏的Datasheet中的具体要求。