在 Altium Designer 10 (AD10) 中设计和制作阻抗控制的 PCB，需要结合软件设置与制造要求，以下是关键步骤和注意事项（中文版）：

一、Altium Designer 10 设计端设置

1. 定义层叠结构

   • 进入 Design → Layer Stack Manager
   • 设置板材类型（如 FR-4）、介质厚度（H）、铜厚（如 1oz=35μm） 和 介电常数（Er，通常 FR-4 为 4.2~4.5）。
   • 确保层叠结构与制造商能力匹配（核心参数）。

2. 创建阻抗规则

   • 打开 Design → Rules
   • 在 High Speed → Matched Length 或 Differential Pairs Routing 中设置差分线规则（如 USB、HDMI 需 90Ω 差分）。
   • 阻抗计算需手动或借助插件（AD10 无内置阻抗计算器，需手动计算或导出文件供厂商调整）。

3. 标注阻抗要求

   • 在 PCB 文件 机械层（Mechanical Layer） 或 丝印层 清晰标注：
     • 目标阻抗值（如单端 50Ω，差分 90Ω/100Ω）
     • 对应线宽/间距（如差分线宽 5mil，间距 5mil）
     • 层叠顺序（如 L1-L2 参考平面）

二、制造端关键要求

1. 提供完整叠层信息 向 PCB 厂提交以下参数（通常在 制板说明文档 中）：	参数	示例值
   目标阻抗	单端 50Ω
   差分阻抗要求	100Ω ±10%
   层间介质厚度	0.2mm
   铜厚	内层 1oz, 外层 0.5oz
   介电常数 (Er)	4.4

2. 阻抗测试方式

   • 要求厂商使用 TDR（时域反射计） 测试阻抗，并随板提供 阻抗测试报告。
   • 指定测试线位置（通常在板边添加阻抗测试条）。

三、阻抗控制核心要点

1. 影响阻抗的因素

   • ✅ 线宽（W）：线宽增加 → 阻抗降低
   • ✅ 介质厚度（H）：厚度增加 → 阻抗增加
   • ✅ 铜厚（T）：铜厚增加 → 阻抗降低
   • ✅ 阻焊层：表层覆盖绿油可使阻抗降低 2~4Ω

2. 常见阻抗结构

   • 表层微带线：单端阻抗公式简化：
     [ Z_0 \approx \frac{87}{\sqrt{\varepsilon_r +1.41}} \ln \left( \frac{5.98H}{0.8W + T} \right) ]
   • 内层带状线：
     [ Z_0 \approx \frac{60}{\sqrt{\varepsilon_r}} \ln \left( \frac{4H}{0.67\pi (0.8W + T)} \right) ]

四、给制造厂的制板说明示例

? PCB 阻抗要求

1. L1 层：单端信号线宽 0.15mm → 50Ω ±10%（参考 L2 地平面）
2. L2-L3 差分对：线宽/间距 0.1mm/0.1mm → 100Ω ±10%
3. 板材：生益 S1141A (Er=4.2 @1GHz)
4. 铜厚：外层 0.5oz（18μm），内层 1oz（35μm）
5. 提供阻抗测试报告（TDR 检测）

五、注意事项

• ⚠️ AD10 局限性：旧版本无内置阻抗计算工具，推荐用 Polar SI9000 独立计算线宽，再手动输入 AD10。
• ⚠️ 与厂商提前沟通：投板前确认厂家工艺能力（如最小线宽/间距、介质厚度公差）。
• ⚠️ 信号完整性：高速信号（>100MHz）建议全参考平面，避免跨分割。

总结步骤

1. AD10 中设置精确层叠 → 2. 标注阻抗线宽及参考层 → 3. 制板文档写明参数 → 4. 厂商确认并 TDR 测试 → 5. 收货时检查阻抗报告。

✅ 最终目标：设计参数与工厂工艺匹配，通过 TDR 测试验证阻抗在公差范围内（通常 ±10%）。