在PCB设计中，电容的摆放位置和方式直接影响电路性能（尤其是电源稳定性、噪声抑制和高速信号完整性）。以下是关键原则和实操建议：

1. 按电容类型区分摆放原则

A. 去耦电容（Decoupling Capacitor）

• 位置要求：

  • 紧贴电源引脚：尽可能靠近IC的电源（Vcc）和地（GND）引脚（距离 ≤3mm ，高频电容需 ≤1mm）。
  • 优先放置在PCB背面：若IC在顶层，去耦电容优先放在底层正对引脚位置（通过短过孔连接）。
  • 回路最短化：电容GND端需直接通过过孔连接到地平面（避免长走线）。

  

B. 旁路电容（Bypass Capacitor）

• 用于滤除电源噪声，布局原则与去耦电容类似，重点靠近噪声源（如DC-DC转换器输入/输出端）。

C. 大容量储能电容（Bulk Capacitor）

• 位置可稍宽松（如电源入口处），但需满足：
  • 在DC-DC转换器输入/输出端 ≤2cm。
  • 多个电容并联时，按容量从小到大靠近电源摆放（小电容更靠近IC）。

2. 通用摆放规则

• 缩短回路面积：

  • 电容Vcc端→IC电源引脚 + 电容GND端→IC地引脚的总路径需最短。
  • 避免电容与引脚形成“T型”连接（增加电感）。
    ✅ 正确做法：电容直接连接引脚 → 过孔直通地平面
    ❌ 错误做法：电容与引脚间长走线 → 形成天线效应

• 地平面完整性：

  • 电容GND过孔必须直连完整地平面（避免分割地平面）。
  • 每个电容使用独立过孔接地（避免共享过孔增加阻抗）。

3. 多层板设计技巧

• 电源/地平面层：
  • 去耦电容的过孔应穿透所有层直达电源/地平面（减少电感）。
• 过孔策略：
  • 使用多个小孔（如0.3mm孔径）并联替代单一大孔，降低电感。

4. 高频电路特殊要求

• 电容值选择：
  • 并联 0.1μF + 1μF + 10μF 组合覆盖宽频段（应对不同频率噪声）。
• 布局顺序：
  按电容值从小到大靠近IC：
  IC引脚 → 0.1μF（0402封装） → 1μF（0603）→ 10μF（0805）
• 避免长引脚：优选贴片电容（插件电容引脚电感大）。

5. 错误示范与修正

6. 仿真验证

• 使用SI/PI工具（如HyperLynx）检查电源阻抗：目标阻抗（Z_target）需满足：
  $$Z{target} \leq \frac{\Delta V}{I{max}}$$
  （例如：允许电压波动50mV，最大电流1A → Z≤50mΩ）

总结：

电容摆放 = 最短路径 + 最小回路面积 + 低电感接地

• 去耦电容：紧贴IC引脚（≤1mm），独立过孔接地。
• 储能电容：按容量递增远离IC（≤2cm）。
• 高频电路：并联多电容，小电容最靠近IC。

通过以上规则，可显著降低电源噪声、提升EMC性能和系统稳定性。