在PCB设计中设置差分走线需要综合考虑电气规则、布局约束和软件操作。以下是详细步骤和注意事项：

一、前期准备

1. 定义差分对

   • 在原理图中将需要差分走线的信号标记为差分对（如USB_D+/-、HDMI_D+/-）。
   • 命名规则：后缀用 _P/_N 或 +/-（如 USB_DP/USB_DN）。

2. 设置阻抗要求

   • 根据接口标准（如USB 2.0阻抗90Ω，PCIe 85Ω）确定差分阻抗。
   • 使用 阻抗计算工具（如Saturn PCB Toolkit、SI9000）计算线宽/间距：
     • 输入参数：板材（FR-4）、层叠结构、铜厚、介电常数（Er）。
     • 调整线宽（W）、间距（S）、介质高度（H）以满足目标阻抗。

二、EDA软件设置步骤（以常用软件为例）

Altium Designer

1. 创建差分对规则

   • 进入 Design > Rules → 在Differential Pairs Routing类别下：
     • 设置 Min/Max Width（线宽）、Gap（间距）、Max Uncoupled Length（长度偏差）。
     • 在Electrical规则中设置阻抗目标（需导入层叠参数）。

2. 交互式差分布线

   • 选中差分对 → 按 Ctrl+Shift+鼠标单击 或右键 Interactive Differential Pair Routing。
   • 按 Tab 键实时调整线宽/间距。

3. 等长调节

   • 使用 Tuning Tools（蛇形线）匹配长度，通常要求长度偏差 <5mil（0.127mm）。

KiCad

1. 定义差分对

   • 在原理图用 _P/_N 命名网络 → 通过 Route > Differential Pair 创建。

2. 设置设计规则

   • 进入 文件 > 板子设置 > 网络类：
     • 新建差分对网络类，设定 宽度、间距、差分阻抗。

Cadence Allegro

1. 创建Diff Pair

   • 在 Constraint Manager 中：
     Electrical > Differential Pair → 右键创建差分对。

2. 设置物理规则

   • 在Physical规则中定义线宽/间距 → 在Electrical中设置 Max Delay（等长约束）。

三、布线关键规则

1. 对称性原则

   • 全程保持 等宽、等间距（间距误差<10%）。
   • 避免非对称分支（如测试点需对称放置）。

2. 参考平面连续性

   • 差分线下必须有完整参考层（GND或电源层），禁止跨分割区。
   • 换层时在过孔附近放置 回流地过孔（<100mil间距）。

3. 长度匹配

   • 总长度误差：高速信号（如PCIe）≤5mil，低速信号≤50mil。
   • 蛇形线绕等长时，振幅≥3倍线宽，间距≥4倍线宽。

4. 减少弯曲

   • 使用 45°角或圆弧拐角（避免90°直角），弯曲处保持间距不变。

四、常见问题处理

• 阻抗突变：避免在连接器/过孔区域突然改变线宽或间距。
• 耦合失效：差分对间距 ≥3倍线宽（例如线宽5mil，间距≥15mil）。
• EMI控制：在差分线两侧添加 地线屏蔽（Guard Trace），间距≥2倍线宽。

五、设计检查清单

✅ 提示：布线后使用 3D电磁场仿真工具（如ANSYS HFSS）验证阻抗和串扰，尤其对25Gbps+设计至关重要。

通过以上步骤，可确保差分信号传输的完整性和抗干扰能力。实际设计中需结合具体速率和板材特性调整参数，高速信号建议参考芯片厂商的Layout Guide。