非隔离电源方案pcb

设计非隔离电源方案的PCB时，需特别关注电气安全、EMC性能和热管理，因为其输入输出无隔离屏障。以下是关键设计要点和注意事项（中文）：

一、核心设计原则

安全间距 (Clearance & Creepage)：
- 输入高压区： L/N线、整流桥、高压电容、开关管（MOSFET）周围区域。
- 关键间距：
  - 一次侧-二次侧： 虽然是非隔离，但输入高压与输出低压之间仍需保持足够间距（参考IEC/UL相关标准，如60950-1, 62368-1），尤其在两者靠近区域（如反馈光耦/隔离元件两侧）。爬电距离尤为重要。
  - 高压-低压信号： 输入高压走线到任何低压电路（如控制IC、反馈网络）需严格隔离。
  - 高压元件间： 开关管D-S极、变压器引脚（若使用）、整流桥引脚间距满足耐压要求。
- 开槽/挖槽： 在高压区与低压区之间、变压器/电感下方（若使用）开槽，增大爬电距离，防止污染导致漏电。
- 丝印框： 用丝印清晰标注高压危险区域。
电流路径与环路面积最小化：
- 功率环路：
  - 输入环路： 输入电容 -> 开关管 -> 地 -> 输入电容。极短且宽！
  - 开关环路： 开关管 -> 储能元件（电感/变压器）-> 续流二极管/同步管 -> 开关管/地。最关键！面积最小化！
  - 输出环路： 输出电容 -> 负载 -> 地 -> 输出电容（或续流元件）。
- 对策： 使用宽铜箔、短路径、顶层底层重叠覆铜（通过多Via缝合）。避免敏感信号线穿越功率环路。
接地 (Grounding)：
- 分区与单点接地：
  - 功率地： 输入电容地、开关管源极、电感/变压器地、输出电容地。粗铜箔连接。
  - 控制信号地： IC VCC电容地、反馈网络地、补偿网络地。小信号地。
  - 策略： 功率地层与控制信号地层分区铺铜，在输入电容地或IC的PGND引脚处单点连接（常用0欧电阻或磁珠）。防止大电流噪声污染控制地。
  - 铺铜： 大面积铺铜散热并降低阻抗，但注意避免形成不必要的耦合环路。
元件布局：
- 输入滤波： 保险丝、NTC、X电容、共模电感、差模电感、Y电容（接保护地PE）、整流桥、输入大电容尽量靠近，路径短。
- 开关管： 紧靠输入电容（减小环路），散热考虑（靠边、下方铺铜/散热过孔）。
- 储能元件：
  - 电感： 输出端，远离噪声源，下方挖空（减少寄生电容）。
  - 变压器： 一次侧靠近开关管/VCC电容，二次侧靠近输出整流。屏蔽层接主地。
- 控制IC/VCC电容： 靠近开关管驱动源极，远离噪声源。
- 反馈网络： 靠近IC FB引脚和输出采样点，远离开关节点和电感变压器。
- 关键采样点： 电流采样电阻（如CS电阻）两端走线等长、对称，直接连IC CS±脚。

二、关键布线细节

开关节点： 面积越小越好！连接开关管、电感/变压器、续流二极管/同步管的区域。
- 避免长走线，避免靠近反馈线、时钟线等敏感信号。
- 必要时可局部敷少量阻焊层（Solder Mask Defined Pad）减小寄生电容。
栅极驱动：
- 驱动电阻/二极管尽可能靠近MOS栅极。
- 栅极驱动回路独立、短捷。
- 避免与开关节点、高压走线平行过长。
敏感信号：
- FB反馈线、电压电流采样线（如CS、VSense）：使用细线（抗干扰），包地或靠近控制地，远离开关节点、电感、变压器。
- 补偿网络：靠近IC补偿引脚，走线短捷。
- 模拟信号与数字信号分区。
散热设计：
- 功率器件： MOSFET、二极管、电感下放置散热过孔阵列（孔径≥0.3mm，填充焊锡），连接底层铜箔散热。
- 大面积敷铜： 在安全间距允许下，为发热元件提供大面积铺铜（顶层+底层+内层）。
- 散热片： 预留安装位置和螺丝孔，确保电气绝缘（如使用绝缘垫）。
EMC设计：
- 输入滤波： X/Y电容、共模电感布局紧凑，靠近输入端。Y电容接保护地（PE）。
- 吸收电路： RCD/RCSnubber靠近开关管或二极管。
- 高频路径屏蔽： 必要时用铜箔或接地屏蔽罩隔离噪声源。
- 地平面完整性： 避免地平面裂缝，确保高频回流路径畅通。