PCB（印刷电路板）中的阻抗太小（通常指特性阻抗低于设计要求）会导致一系列严重后果，尤其是在高速或高频电路中。主要后果包括：

1. 信号完整性严重劣化

• 信号反射加剧： 当传输线特性阻抗（Z0）远小于驱动源的输出阻抗或负载阻抗时，会导致严重的阻抗失配。信号在失配点（源端或负载端）会发生强烈的反射，产生回波。
• 信号振铃/过冲/下冲： 反射信号与原始信号叠加，会引起信号波形在跳变沿（上升沿/下降沿）出现振荡（振铃）、过冲（电压超过目标值）和下冲（电压低于目标值）。这会严重扭曲信号波形。
• 时序错误增加： 振铃、过冲/下冲会使信号电平在阈值电压附近徘徊更长时间，大大增加接收端误判为高电平或低电平的风险（建立/保持时间违例），导致系统误码率上升，甚至功能失效。

2. 串扰显著增强

• 阻抗小的走线（通常是线宽过宽或介质层过薄导致），其与相邻走线之间的互容和互感会增大。
• 这会使该走线更容易干扰邻近走线（串扰），同时也更容易受到邻近走线的干扰。在密集布线和高频环境下，串扰会严重破坏信号质量。

3. 功耗异常增加和发热

• 驱动电流需求增大： 传输线特性阻抗低意味着要驱动相同的信号电压，需要更大的瞬时电流（I = V / Z0）。
• 驱动电路负担过重： 驱动芯片（如CPU、FPGA、SerDes的IO）需要提供更大的电流来驱动负载，可能导致驱动电路过热、超出其额定电流能力，长期运行可能损坏芯片或缩短其寿命。
• 整体功耗上升： 系统中所有低阻抗走线累积的额外驱动电流，会增加整个系统的功耗。

4. 潜在的电磁兼容性问题

• 辐射发射增强： 低阻抗走线中流过的大电流环流，以及信号完整性问题（如振铃、过冲）产生的高频谐波分量，更容易形成有效的天线，导致电磁辐射干扰增强，可能超出EMC标准限值。
• 抗干扰能力下降： 信号波形本身因振铃等已很脆弱，噪声容限降低，更容易受到外界电磁干扰的影响。

5. 最严重后果：短路风险

• 设计错误导致的短路： 如果“阻抗太小”是由于设计或制造错误（例如，电源层和地层之间介质层过薄导致层间阻抗过低，或者走线间距不够导致线与线/层与层之间绝缘电阻过低）造成的，那么它可能直接等同于或非常接近于短路。这会：
  • 导致大电流流过： 电源到地之间或其他不应连接的网络之间形成低阻通路。
  • 烧毁元器件或铜箔： 过大的电流会迅速烧毁PCB上的走线（铜箔熔断）、过孔、连接的元器件（如芯片、电阻、电容），甚至损坏电源。
  • 功能完全失效： 电路板无法正常工作甚至彻底损坏。

总结关键点

核心原因： 阻抗太小本质上破坏了电路设计中关键的阻抗匹配原则，打破了信号传输、功耗控制和电磁兼容性的平衡。

如何避免： 在高速/高频PCB设计中，必须根据信号类型（单端/差分）、速率/频率、芯片驱动/接收特性等，精确计算并控制传输线（微带线、带状线）的特性阻抗（如50Ω, 90Ω, 100Ω差分等），并通过叠层设计、线宽线距控制、介质材料选择以及严格的制造工艺管控来实现目标阻抗。阻抗匹配是保证高速电路可靠工作的基石之一。