PCB设计中，过孔对差分信号损耗（差损） 的影响是一个关键信号完整性挑战。以下是详细解释和应对措施：

过孔引起差分信号损耗（差损）的主要因素

1. 阻抗不连续性：

   • 问题：过孔结构（焊盘、反焊盘、短桩）会改变传输线阻抗，导致反射和信号畸变。
   • 影响：阻抗突变会增加插入损耗（尤其是高频段），破坏差分对的共模抑制能力。

2. 寄生参数效应：

   • 寄生电容：过孔焊盘与参考层间的电容（Cₚₐᵣₐₛᵢₜᵢc）在高频下分流信号能量。
   • 寄生电感：过孔筒体带来的串联电感（Lₚₐᵣₐₛᵢₜᵢc）减缓信号边沿。
   • 影响：电容/电感形成低通滤波，衰减高频分量，增加损耗（∝ √f）。

3. 短桩效应：

   • 问题：非背钻过孔末端的未使用导体部分（Stub）相当于天线，引发谐振。
   • 影响：在特定频率点（如谐振点）造成显著插入损耗尖峰。

4. 模态转换：

   • 问题：过孔结构不对称性（如差分对偏移、非对称反焊盘）将部分差分能量转为共模信号。
   • 影响：差模信号能量损失，同时可能带来EMI问题。

降低过孔差损的关键设计策略

1. 优化过孔结构：

   • 反焊盘扩大：在电源/地层扩大过孔周围的清除区域（反焊盘直径增大20%-50%），减小寄生电容。
   • 小焊盘设计：使用尽可能小的焊盘（如微孔/激光孔）降低电容。
   • 背钻去除短桩：对高速链路（>5Gbps）必选背钻（Stub Removal），消除谐振点。

2. 差分对对称布局：

   • 过孔间距一致：保持差分过孔中心距等于线对间距（耦合不变）。
   • 对称反焊盘：确保参考层开孔完全对称于差分轴。
   • 避免参考层缺口：防止过孔破坏参考平面连续性（尤其地平面）。

3. 层叠与参考规划：

   • 紧邻完整参考层：过孔区域确保相邻层为完整地平面（提供低阻抗回流路径）。
   • 减少层切换：限制差分信号换层次数（每换层增加0.5-1dB损耗@10GHz）。

4. 模型仿真驱动设计：

   • 3D电磁场仿真：HFSS/CST等工具建模提取过孔S参数（关注SDD21差分插损）。
   • 频域优化：根据仿真调整孔径、焊盘尺寸、反焊盘形状。

典型过孔优化效果对比

实践建议

• >25Gbps设计：必须使用背钻+微孔（孔径≤0.15mm），反焊盘直径≥2倍孔径。
• 成本敏感场景：优先保证最短桩长（层叠优化），其次考虑背钻。
• 验证工具：TDR（时域反射计）测量阻抗突变，VNA（矢量网络分析仪）测试S参数。

案例：某112G PAM4设计通过将过孔反焊盘从0.4mm扩至0.6mm，背钻短桩至8mil，使28GHz插损改善5.2dB，满足IEEE 802.3ck规范。

通过结构优化的过孔可在高达50GHz频段将差损控制在可控范围（如每过孔<0.3dB@32GHz），确保高速链路（PCIe 6.0, 800G以太网）的余量达标。