protel例子包括 pcb原理图

好的，这里提供一个使用 Altium Designer（Protel 的现代版本）设计的 51单片机最小系统 的简单例子，包含原理图和 PCB 的说明：

项目名称： AT89S52 最小系统板

目标： 搭建一个能让 AT89S52 单片机正常运行的基本电路，包含电源、复位电路、时钟电路和基本的 I/O 引出。

1. 原理图设计

软件文件： AT89S52_Minimal.SchDoc

关键组成部分图示：

+-------------+       +-----------+       +-------------+
|   VCC (5V)  |------| 10uF电解  |-------|    GND      |
+-------------+       +-----------+       +-------------+
                        |   (去耦)          |
+-------------+       +-----------+       +-------------+
|             |       | 0.1uF瓷片 |       |             |
|   AT89S52   |-------| 电容      |-------|    GND      |
|             |       +-----------+       +-------------+
|   P1.0-P1.7 |-----------------------------> IDC10 连接器 (部分)
|             |       +-----------+       +-------------+
|   EA/VPP    |-------| 10K 电阻 |-------|    VCC      | (上拉)
|             |       +-----------+       +-------------+
|   RESET     |------+                     +-------------+
|             |      |      +---------+    |    GND      |
|   XTAL1     |------|------| 12MHz   |----|-------------|
|   XTAL2     |------|------| 晶振    |----|
|             |      |      +---------+    |
|             |      |      +-------+      |
|             |      +------| 10uF  |------+
|             |             | 电解  |      (复位按钮并联)
|             |             +-------+      |
|   GND       |---------------------------|-------------|
|             |                           |    GND      |
+-------------+                           +-------------+

详细说明：
1. 单片机 (U1 - AT89S52): 核心元件。放置在原理图中央。
2. 电源电路:
  - VCC (5V) 网络连接到单片机的 VCC 引脚。
  - GND 网络连接到单片机的 GND 引脚。
  - 去耦电容: 在 VCC 和 GND 之间靠近单片机放置一个 10uF 电解电容 (C1) 和一个 0.1uF (100nF) 陶瓷电容 (C2)，用于滤除电源噪声。
3. 复位电路 (Reset):
  - 一个 10K 电阻 (R1) 连接在单片机的 RESET 引脚和 VCC 之间（上拉）。
  - 一个 10uF 电解电容 (C3) 连接在单片机的 RESET 引脚和 GND 之间。
  - 一个轻触开关 (S1) 并联在电容 C3 两端。按下开关时，RESET 引脚瞬时接地，触发复位。
4. 时钟电路 (Oscillator):
  - 一个 12MHz 石英晶体振荡器 (Y1) 连接在单片机的 XTAL1 和 XTAL2 引脚之间。
  - 两个 22pF 陶瓷电容 (C4, C5) 分别从 XTAL1 到 GND 和 XTAL2 到 GND。这两个电容是晶振稳定工作所必需的负载电容。
5. 程序存储器选择 (EA/VPP):
  - 对于 AT89S52 使用内部程序存储器，需要将 EA/VPP 引脚通过一个 10K 电阻 (R2) 上拉到 VCC。
6. I/O 端口连接器 (J1):
  - 例如使用一个 2x5 IDC 插座 (IDC10)，将单片机的一部分 I/O 口（如 P1.0 - P1.7）连接到连接器上，方便后续扩展或调试。
7. 网络标签 (Net Labels): 使用 VCC、GND、RESET、XTAL1、XTAL2、P1.0 ... P1.7 等网络标签清晰标识电气连接点，确保连接正确。VCC 和 GND 是全局标签。
8. 元件参数: 每个元件都设置了正确的标号 (Designator: R1, C1, U1, Y1, S1, J1) 和参数值 (Value: 10K, 10uF, AT89S52, 12MHz, SW-PB, IDC10)。
9. 封装指定: 为原理图中的每个元件都指定了对应的 PCB 封装 (Footprint)，这是连接原理图和 PCB 的关键一步。例如：
  - AT89S52: DIP-40 (或 PDIP-40)
  - 电阻: AXIAL-0.3 或 R0805 (贴片)
  - 陶瓷电容: R0805 或 C0805
  - 电解电容: CAP-D8.0xH3.5 (直插直径8mm高3.5mm) 或贴片封装
  - 晶振: HC-49S (直插) 或 X3225 (贴片)
  - 按钮: SW-TH_4P-L6.0x6.0x4.3mm (具体型号对应)
  - IDC插座: IDC-10_2.54mm

2. PCB 设计

软件文件： AT89S52_Minimal.PcbDoc
关键设计要点：
1. 板框定义: 在 Mechanical 1 层绘制电路板的物理外形轮廓。
2. 禁止布线区: 在 Keep-Out Layer 层绘制布线区域边界，元器件和走线不能超出此边界。
3. 元件放置 (关键步骤):
  - 核心位置： 将单片机 (U1) 放置在板子中心或方便布局的位置。
  - 去耦电容就近： 将 C2 (0.1uF) 和 C1 (10uF) 尽可能靠近 U1 的 VCC/GND 引脚放置。
  - 复位电路靠近： 将复位按钮 (S1)、电阻 R1 和电容 C3 靠近 U1 的 RESET 引脚放置。
  - 晶振靠近且短路径： 将晶振 Y1 和负载电容 C4、C5 非常靠近 U1 的 XTAL1/XTAL2 引脚放置，并尽量缩短连线距离，减少干扰。
  - 连接器靠边： 将 I/O 连接器 (J1) 放置在板子边缘，方便插拔。
  - EA上拉电阻： 将 R2 放在 U1 的 EA/VPP 引脚附近。
  - 电源入口： 考虑电源输入接口（如 DC 插座 J2）的位置，通常也靠边放置。
4. 布线 (Routing):
  - 优先关键信号： 优先布线晶振电路 (XTAL1, XTAL2)，保持连线短、粗、对称，避免靠近高速数字信号线。非常重要！
  - 复位信号： RESET 信号线也需要一定的优先度。
  - 电源网络布线：
    - 使用较宽的线宽（例如 20-40mil）走 VCC 和 GND。
    - 采用星型连接或尽量短的路径为各模块提供电源，特别是去耦电容的入口处。
  - 信号线布线： I/O 口信号线 (P1.0-P1.7) 可以使用较窄的线宽（如 10-15mil）。
  - 地平面 (Ground Plane)：
    - 在底层 (Bottom Layer) 或内部层进行大面积 敷铜 (Polygon Pour)，连接到 GND 网络。
    - 好处： 提供低阻抗回流路径，减少噪声，增强电磁兼容性 (EMC)，散热。
  - 过孔 (Vias): 在需要切换走线层时使用。
5. 设计规则检查 (DRC - Design Rule Check):
  - 布线前设置规则：最小线宽 (e.g., 10mil)，最小间距 (e.g., 8mil)，焊盘大小匹配等。
  - 布线完成后运行 DRC，确保没有违反规则（短路、断路、间距违规等）。
6. 丝印层 (Silkscreen):
  - 在 Top Overlay 和/或 Bottom Overlay 层放置：
    - 元件轮廓（通常自动生成）
    - 元件标识符 (Designator: U1, R1, C1, J1...)
    - 重要连接点标识 (如 VCC_IN, GND, RESET, P1.0)
    - 项目名称、版本号、设计者等。
7. 成品示意图 (示例布局):
```
+-----------------------------------------+
| [DC JACK]  [=====丝印=====] [IDC10]      |
|   +-------------------------------+      |
|   | IC: AT89S52 (DIP40)           |      |
|   |     +-----------------------+ |      |
|   |     | 去耦电容C1, C2        | |      |
|   |     +-----------------------+ |      |
|   |     [复位电路 R1, C3, S1]    | |      |
|   |     [晶振 Y1, C4, C5]        | |      |
|   |     [EA上拉 R2]             | |      |
|   +-------------------------------+      |
| (底层整面GND敷铜)                     |
+-----------------------------------------+
```

总结这个 Protel/Altium Designer 示例的关键点：

原理图是蓝图： 清晰地定义了所有元器件、它们之间的电气连接关系 (Net) 以及对应的 PCB 封装。
PCB 是物理实现：
- 将原理图中的符号转化为实际的物理封装并放置在电路板上。
- 根据电气连接关系（网络表 Netlist）进行物理布线（铜线）。
- 严格遵守物理和电气规则 (DRC)。
- 考虑信号完整性 (SI) 和电磁兼容性 (EMC)，如关键信号布线、电源处理、地平面设计。
- 添加必要的机械和标识信息（板框、丝印）。
封装是桥梁： 原理图符号必须正确指定对应的 PCB 封装，两者必须匹配（引脚数、排列、尺寸），软件才能在 PCB 阶段正确导入网络表和元件。