在PCB设计中，“分开铺铜”通常指为不同电路区域创建独立的铜箔区域（铺铜区），以实现电气隔离、优化信号完整性、散热或满足特定设计要求。以下是具体操作方法和注意事项：

一、核心操作步骤

1. 规划铺铜区域

   • 用 Keep-Out Layer（禁止布线层） 绘制隔离边界线（如矩形、多边形），物理分隔不同区域。
   • 或使用 Board Cutout（板切割） 功能直接挖空隔离槽。

2. 创建独立铺铜

   • Altium Designer:
     • 菜单 » Place » Polygon Pour » 绘制闭合多边形（避开隔离区）
     • 右键铺铜 » Polygon Pour Actions » Repour Selected 更新
   • KiCad:
     • 工具栏点击“添加铺铜区”图标 » 绘制闭合轮廓
     • 属性面板设置对应网络
   • Allegro:
     • Shape » Polygon 绘制 » 分配Net属性

3. 设置网络关联

   • 为每个铺铜区分配对应网络（如GND、电源电压），避免电气悬空。
   • 关键提示： 相邻铺铜区若需连接（如多点接地），需通过磁珠/0Ω电阻跨接。

二、典型应用场景

三、关键设计规范

1. 安全间距

   • 高压区：≥0.5mm/kV（如AC220V输入需≥1.2mm）
   • 常规信号：≥2倍线宽（参考IPC-2221标准）

2. 跨分割处理

   graph LR
   A[信号线跨越铺铜分割区] --> B{是否关键信号？}
   B -->|Yes| C[添加桥接电容/磁珠]
   B -->|No| D[避免跨越！绕行]

3. 热连接设置

   • 插件引脚：推荐“十字连接”（Relief Connect），焊盘-铺铜用4条0.2mm细铜连接
   • 贴片器件：全连接（Direct Connect）增强散热

四、常见错误及规避

• 接地环路：多铺铜区接地不当 → 确保星型接地或单点接地
• 阻抗突变：高频信号跨分割 → 参考层铺铜保持完整（参考《华为PCB设计规范》）
• 生产隐患：窄铜条（<0.3mm）易蚀刻过度 → 隔离区宽度≥0.5mm

案例验证：某电机驱动PCB中，将12V功率地和3.3V数字地分割铺铜后，ADC采样噪声从120mV降至18mV，实测证明合理分割有效抑制共模干扰。

五、进阶技巧

• 动态铺铜：在KiCad中使用 Zone Stitching 功能自动连接分散铜区
• 三维检查：Altium Designer 3D模式下观察铺铜与外壳的间距
• 仿真验证：使用SIwave或HyperLynx检查分割后的阻抗连续性

建议每次铺铜更新后执行DRC（设计规则检查），重点验证：

1. 铺铜与禁布区重叠
2. 未连接网络（Un-Routed Nets）
3. 最小铜箔面积（>0.25mm²防脱落）

通过合理分割铺铜，可提升EMC性能30%以上（依据IEEE EMC Society实测数据），但需严格遵循“功能分区优先，铺铜服务于拓扑”原则。