在 PCB 设计中设置测试点（Test Points, TP）是为了方便在制造、组装和调试阶段对电路板进行电气测试（如ICT、飞针测试、功能测试、手动调试）。合理设置测试点是保证产品质量和提高生产效率的关键环节。

以下是如何设置 PCB 测试点的关键步骤和原则（用中文回答）：

? 一、测试点的目的与必要性

1. 制造缺陷检测 (DFT): 检测开路、短路、元件值错误、错装、反向等。
2. 功能测试: 验证组装后 PCB 的功能是否正常。
3. 调试与维修: 方便工程师用示波器、万用表等工具定位问题。
4. 提高效率: 自动化测试（ICT/Flying Probe）依赖测试点快速访问网络。
5. 提高可靠性: 避免用探针直接戳焊点或元件引脚造成损坏。

? 二、设置测试点的方法和原则

? 1. 确定测试策略和测试点类型

• 探针接触型 (飞针/手动):
  • 类型: 通常使用专用铜焊盘（圆形、方形、椭圆形）、裸露出铜的过孔（Via）。过孔需要足够大且阻焊开窗。
  • 尺寸:
    • 最小尺寸: 直径或宽度建议 ≥ 0.8mm - 1.0mm (32mil - 40mil)。飞针测试可以接受稍小一些（如 0.6mm/24mil），但手动测试点建议≥1.0mm。
    • 理想尺寸: 1.0mm - 1.5mm (40mil - 60mil) 更利于稳定接触。
  • 阻焊开窗 (Solder Mask Opening): 必须完全开窗，确保探针能可靠接触到裸露的铜。开窗直径应比焊盘直径 大 0.1mm - 0.15mm (4mil - 6mil) 左右，防止阻焊覆盖边缘。
  • 间距 (Pitch):
    • 探针间最小间距: ≥ 2.54mm (100mil) 是常见的安全要求，防止相邻探针短路。高密度设计或小探针可以做到 1.78mm (70mil) 甚至更小，但要考虑探针夹具的物理限制和测试程序的能力。
    • 到元件/焊盘边缘间距: ≥ 1.0mm (40mil)，避免探针碰到邻近元件（尤其是高的、易损的元件）或干扰焊接。
• 夹具接触型 (ICT - 在线测试):
  • 类型: 专用的大面积铜焊盘（通常比探针接触型更大）。
  • 尺寸: 通常需要更大的面积，如 直径 ≥ 1.27mm (50mil)，甚至更大（如 1.5mm/60mil - 2.0mm/80mil），要求更严格，需与夹具制造商确认。
  • 阻焊开窗: 同样必须开窗，要求更精确。
  • 间距: 要求比飞针测试更高，通常 ≥ 2.54mm (100mil) 是基本要求，有时要求更大（如 5.0mm）。绝对避免测试点放置在可能导致探针弯曲或损坏的位置。
  • 平整度: ICT 对测试点的共面性（高度一致性）要求很高，需要专门设计考虑。

? 2. 位置选择

• 靠近被测点: 测试点应尽量靠近需要测试的元件引脚或信号路径。
• 避开元件密集区: 尤其是避开高大的元件（电解电容、电感、变压器、散热器?、连接器）。测试点周围 至少预留 3mm - 5mm 的空旷区域供探针或夹具接触。绝对不能放在元件本体下方！
• 避免 PCB 边缘或拼板分界处: 防止在分板或操作时损坏测试点。测试点中心距板边 ≥ 3mm。
• 均匀分布: 如果使用 ICT 夹具，测试点应尽量在板面上均匀分布，避免集中在某个区域导致测试时压板受力不均。
• 同一网络: 尽量选择该网络上物理上分开的不同点进行测试，以更好地检测开路。
• 关键信号: 电源、地、复位、时钟、关键控制信号、高速信号线（必要时）必须有测试点。
• 可访问性:
  • 考虑探针/夹具的物理移动空间。
  • 考虑测试夹具的压板方向（通常只能从单面或双面接触）。
  • 优先放置在元件面（Top Layer），如果元件面空间不足或需要双面测试，再考虑焊接面（Bottom Layer）。双面都有测试点时，需明确告知测试工程师。
• 避开安装孔、定位孔: 防止干扰。
• 考虑散热: 对于大电流或发热元件相关的测试点，铜箔面积可能需要加大。

? 3. 设计规范与标记

• 清晰标识:
  • 丝印层: 在测试点旁边添加清晰的标识符，通常是 TP + 编号 （如 TP101, TP_VCC3V3, TP_CLK_24M）。编号应有规律（按功能、按区域）。
  • 层: 标识符应放在与测试点相同的层。
  • 极性/类型: 对于电源（标电压值如 +3.3V）、地（GND）、特殊信号（如 RESET#）最好标明。注意 GND 测试点要充足。
• 网络覆盖:
  • 重要网络: 确保电源轨（不同电压）、地网络（可能多个）、关键信号（时钟、复位、使能、总线选线、重要模拟信号）都有测试点。
  • 覆盖率目标: 基于成本和复杂度考虑，通常目标是覆盖 80% - 90%+ 的关键网络节点。优先保证电源、地、控制信号、关键输入输出。
  • 避免共用: 理想情况下，一个测试点对应一个电气网络（Net）。避免多个网络共用一个测试点（除非是故意设计的分支点）。
• 电气隔离:
  • 测试点本身不应引入明显的电容、电感或影响高速信号完整性。必要时可在信号路径上串接小电阻（如 0Ω）或预留位置。
  • 高速信号测试点尤其需要注意走线长度和连接方式。
• 阻焊开窗: 必须确保！ 在 PCB 设计的阻焊层（Solder Mask Layer）上，对每个测试点位置进行开窗处理。开窗形状通常与焊盘形状一致，尺寸略大（如直径大 0.1mm-0.15mm）。
• 安全间距:
  • 测试点与其他导电对象（走线、铜箔、其他测试点、元件焊盘、过孔）之间必须满足设计规则中的电气安全间距（Clearance）。
  • 与板边、机械孔、金属外壳的距离要足够大。

? 4. 电源和地测试点

• 数量充足: 这是最常见的测试需求点。确保电源和地网络有足够数量且分布合理的测试点。通常需要比信号测试点更多。
• 多点测试: 对于大面积电源/地铜箔，在不同位置设置多个测试点，有助于检测局部开路。
• 低阻抗: 连接到电源/地网络的走线应尽可能短、宽，以降低测试路径阻抗。
• 标记电压: 电源测试点务必清晰标注电压值（如 +5V, +3.3V, VDD_CORE）。

? 5. 特殊考虑

• 高密度板: 空间极其有限时：
  • 优先使用过孔作为测试点（需开窗）。
  • 考虑双面布置测试点。
  • 与测试工程师紧密沟通最小化要求。
  • 利用元件自身焊盘（仅限飞针/手动，需谨慎评估可接触性和损坏风险）。
• BGA 下方: 无法放置传统测试点。解决方案：
  • 测试过孔: 在 BGA 焊盘引出的走线上打测试过孔（需开窗），并确保这些过孔能被接触到（通常在 BGA 外围）。
  • 边界扫描 (JTAG): 利用芯片的 JTAG 接口进行测试。
• 高频/高速信号: 测试点会引入阻抗不连续。必要时：
  • 预留但不焊接测试点。
  • 使用专门的高频探头点（设计更讲究）。
  • 串接小电阻（如 0Ω 或 10-50Ω）隔离测试点影响。

? 总结关键点（务必做到）

1. 位置合理: 空旷、易接触、避元件、离板边>3mm。
2. 尺寸足够: ≥0.8mm-1.0mm (探针)，ICT需更大（≥1.27mm-1.5mm+）。
3. 阻焊开窗: 必须开窗且尺寸合适。
4. 间距安全: 测试点间≥2.54mm (100mil)，到元件/焊盘≥1.0mm (40mil)。
5. 标识清晰: TPxxx 丝印标记，标电压/GND/信号名。
6. 覆盖关键网络: 电源、地、复位、时钟、控制信号必有测试点。
7. 电源/地充足: 多点分布，低阻抗连接。

? 注意事项

• 早期沟通: 在 PCB 设计早期就与制造和测试工程师沟通，了解他们具体的测试设备（飞针机型号、ICT 夹具供应商）的能力和要求（最小尺寸、间距、位置限制）。
• DFT 规则检查: 使用 EDA 软件的 DFT (Design For Testability) 规则检查功能，辅助验证测试点设置是否满足要求（覆盖率、间距等）。
• 设计文档: 在 PCB 制造文件（Gerber, Drill, Pick&Place）和装配图中清晰标注测试点位置和编号。
• 设计评审: 邀请测试工程师参与 PCB 设计评审，重点关注测试点设置。
• BOM 标注: 对于利用元件焊盘或过孔作为测试点的情况，在 BOM 或装配说明中明确标注。

遵循这些原则和方法进行 PCB 测试点设置，可以显著提高电路板的可测试性，降低测试成本，加速产品上市时间，并提高产品的整体质量和可靠性。??