以太网口pcb布线

以太网口（尤其是千兆及以上速率）的PCB布线对信号完整性至关重要。遵循以下关键规则可以显著提高性能和可靠性：

? 核心原则：阻抗控制、差分对匹配、最小化干扰

? 阻抗控制 (最重要!)
- 目标阻抗： 差分对必须严格控制为 100 Ω ±10% (常用公差)。这是以太网标准(如100BASE-TX, 1000BASE-T)的要求。
- 实现方法：
  - 计算线宽/间距: 使用PCB厂提供的阻抗计算工具或SI9000之类软件，根据你的叠层结构(层厚、介质材料)、铜厚精确计算差分对的线宽(W) 和线间距(S)。叠层信息务必向厂家确认！
  - 参考平面: 差分对的正下方或正上方需要一个完整、连续的地平面(GND) 作为参考层。避免在信号路径下有电源平面分割或走其他信号线穿过参考平面。
  - 对称带状线: 优先选择带状线结构（差分线走在两个完整地平面之间），其阻抗控制比微带线更稳定，受外界影响小。
  - 避免跨分割: 绝对禁止差分对跨越参考平面上的缝隙、分割区或开槽。这会导致阻抗突变和信号反射。
⚖ 差分对内匹配 (Intra-Pair Skew)
- 目标: P+ 和 P- 两根信号线在整个走线路径上的电气长度必须严格相等。
- 实现方法：
  - 并行紧耦合: 在整个布线长度上，P+和P-尽量保持等宽、等间距地并行走线。从连接器到PHY芯片，尽量保持相同的线宽和间距。
  - 蛇形走线补偿: 当路径有弯曲或需要绕行时，较短的那根线需要通过蛇形走线(Serpentine) 增加长度。蛇形线应使用圆弧或45°角拐弯，避免90°角（会导致阻抗不连续和辐射）。蛇形线部分也要保持差分对的间距。
  - 长度匹配容差: 通常要求 < ±5 mil (0.127mm)。越严格的匹配，信号质量越好。使用PCB设计软件的匹配长度功能。
? 差分对间隔离 (Inter-Pair Isolation/Spacing)
- 目标: 防止同一连接器内不同差分对之间（如TX±和RX±）产生串扰。
- 实现方法：
  - 加大间距: 不同差分对之间保持至少3倍差分线宽的间距（例如线宽5mil，间距至少15mil）。更大间距（20mil+) 更佳。
  - 用地线隔离: 在空间允许的情况下，在不同差分对之间敷设地铜(GND)并打地过孔，形成屏蔽槽，是最有效的隔离手段。地过孔间距建议小于λ/10（工作频率波长），例如1GHz对应约λ/10 ≈ 15mm，但实际应用中过孔间距通常取100-200mil (2.54mm-5.08mm) 或更密，尤其在噪声敏感区域。
  - 垂直交叉: 如果差分对必须交叉，确保以90°垂直角度交叉，这能最大程度减小耦合。
? 连接器 (RJ45) 和变压器 (Magnetics) 的布局
- 最短路径: RJ45连接器和网络变压器（通常集成在RJ45插座内或作为独立模块）之间的走线路径必须尽可能短。
- 直接连接: 变压器次级侧的差分线（连接到PHY芯片侧）应直接、无过孔或最少过孔的方式连接到PHY芯片的对应引脚。尽量避免换层，如需换层，必须紧邻过孔放置回流地过孔。
- 变压器下方掏空: 在变压器（无论是独立模块还是集成在RJ45内）正下方的PCB所有层（特别是初级侧和次级侧之间对应的区域），掏空所有铜皮（包括GND），形成一个隔离区。这是为了满足安全隔离要求（如1500VAC）并减小寄生电容。具体掏空大小需参考变压器规格书。
- 变压器中心抽头: 仔细处理变压器的中心抽头引脚（通常是电源或通过电容接地）。去耦电容必须非常靠近中心抽头引脚放置，并通过短而宽的走线连接，过孔要足够多。参考设计原理图。
- RJ45外壳接地: RJ45的金属外壳通常通过一个高压电容（如1nF, 2kV） 连接到机壳地/保护地，或者直接连接到设计指定的接地系统。避免直接连接到敏感的PCB信号地(GND)。这个连接点需要低阻抗。
⚡ PHY芯片相关布线
- 去耦电容: PHY芯片的电源引脚（模拟、数字供电）需要放置多个不同容值（如0.1uF, 1uF, 10uF）的陶瓷电容进行去耦。最小容值的电容（如0.01uF， 0.1uF）必须最靠近电源引脚。电容地脚通过短粗走线和多个过孔直接连接到完整的地平面。
- 主电源滤波: 给PHY芯片供电的主电源入口处，增加大容量储能电容（如10uF， 47uF）和必要的滤波电感/磁珠（如果需要隔离模拟/数字电源）。
- 晶振/时钟: 如果PHY使用外部晶振，晶振需尽量靠近PHY芯片。晶振走线要短，包地处理（两侧用地线包围并打地过孔），下方保持完整地平面。避免时钟线靠近或平行高速信号线。
- PHY下方区域: PHY芯片正下方的区域应保持为完整的地平面，不要在这个区域走任何高速信号线。
? EMI/EMC 考虑
- 回流路径: 确保所有高速信号（尤其是差分对）都有清晰、低阻抗的紧邻回流路径（通常是参考地平面）。避免在回流路径上制造缝隙。
- 过孔换层: 如果差分线必须换层，在信号过孔附近紧邻放置回流地过孔（通常对称放置1-2个），为返回电流提供连续的路径。避免换层点过于靠近连接器或PHY。
- 包地: 对非常敏感或易产生辐射的线（如时钟线），或者当差分对间距无法做得足够大时，可以考虑用地线进行包地处理（两侧加Guard Trace），并打密集的地过孔。但要注意包地线不要太靠近差分对以免影响阻抗。
- 电源平面完整性: 电源平面要足够宽，避免瓶颈。必要时添加去耦电容和磁珠进行电源域隔离（如PHY的模拟/数字电源）。
? 其他细节
- 避免90°拐角: 所有走线（包括差分对）都使用45°角或圆弧拐角。
- LED指示灯: 连接状态LED的走线（通常低速）可以相对宽松，但也应尽量短，避免成为天线。串联电阻靠近PHY放置。
- 参考设计: 务必仔细研究PHY芯片厂商提供的参考设计原理图和PCB布局指南。这是最权威的指导。
- 层叠结构: 强烈建议使用4层或更多层板。 两层板很难实现良好的阻抗控制和完整地平面。
  - 推荐4层叠层：Top Signal / GND Plane / Power Plane / Bottom Signal
- 仿真: 对于要求极高的设计（如工业级、万兆以太网），进行信号完整性(SI)仿真和电源完整性(PI)仿真非常必要。