pcb 网口电路

好的，PCB 上网口（以太网接口）电路的设计涉及关键元件和布局布线规则，直接影响通信稳定性和抗干扰能力。以下是核心要点和注意事项：

一、核心电路元件

RJ45 连接器 (带集成隔离变压器的磁性元件)：
- 这是物理接口插座。
- 关键点： 现代设计强烈推荐使用自带隔离变压器的 RJ45 连接器。该磁性元件通常集成了以下功能：
  - 信号隔离变压器 (1:1)： 提供电气隔离（典型 1500VAC 或更高），保护PHY芯片免受外部浪涌和地电位差影响。这是物理层隔离的核心。
  - 共模扼流圈： 抑制共模噪声，减少 EMI 并提高抗干扰能力。
  - 终端电阻： 通常在变压器内部集成了 75Ω 或 100Ω 的终端电阻网络。
- 引脚： 通常有 8 个信号引脚 (TX+, TX-, RX+, RX-) 和 1-2 个用于连接状态 LED 的引脚。
- 中心抽头： 变压器初级侧（PHY 侧）和次级侧（线缆侧）通常各有中心抽头引脚（CT）。对它们的处理非常关键：
  - PHY 侧中心抽头 (CT_PHY)： 需要连接到 PHY 芯片指定的供电电压（通常是 3.3V 或 2.5V）并通过一个或多个（如 0.1uF）去耦电容就近接地（PHY 芯片的模拟地）。
  - 线缆侧中心抽头 (CT_Cable)： 通常用于实现 PoE（供电）或作为信号质量测试点。在非 PoE 应用中，务必仔细阅读变压器和 PHY 芯片手册！ 常见处理方式：
    - 悬空 (NC)： 最常见方式，尤其当变压器内部已集成终端电阻时。
    - 通过大电容 (如 0.01uF 或 0.1uF) 接地： 用于隔直流，有时用于交流耦合某些终端方案或提供 EMI 旁路路径。
    - 通过电阻 (如 75Ω) 接地： 配合特定的终端方案（如 Bob Smith 终端），用于改善 EMI 和提高共模噪声抑制。是否使用以及具体参数值必须严格按变压器和 PHY 手册要求设计。
PHY 芯片：
- 物理层收发器芯片。负责将 MAC 控制器（通常在主处理器或交换机芯片中）的数字信号转换成适合在双绞线上传输的模拟差分信号（发送），以及将接收到的差分信号转换回数字信号。
- 速率： 支持 10Mbps, 100Mbps (Fast Ethernet), 1000Mbps (Gigabit Ethernet) 或更高。
- 接口： 提供与 MAC 连接的接口（如 MII, RMII, GMII, RGMII, SGMII 等）以及与 RJ45 磁性模块连接的模拟差分接口（TX+/-, RX+/-）。
- 电源： 通常需要多个电源轨（如 1.2V 内核、2.5V/3.3V 模拟/IO）。
- 时钟： 需要外部晶振（通常 25MHz）提供参考时钟。
- 配置： 可能需要通过 MDIO/MDC 接口或硬件引脚（上下拉电阻）进行配置（如速率、双工模式）。
保护元件：
- TVS 二极管阵列： 强烈推荐！ 放置在 RJ45 连接器的线缆侧引脚与地之间（通常在变压器次级侧）。用于泄放来自网线的静电放电 (ESD) 和浪涌电压 (如雷击感应)，保护变压器和 PHY 芯片。选择符合 IEC 61000-4-2 (ESD) 和 IEC 61000-4-5 (Surge) 等级的器件，钳位电压要低于被保护器件的耐受值。
- 气体放电管 / 压敏电阻 (可选)： 对于需要更高浪涌防护等级（如户外设备），可在 TVS 之前额外增加一级保护。
LED 指示灯电路：
- 连接 PHY 芯片的 LED 驱动输出引脚（如 LINK, ACT）到 RJ45 上的 LED 引脚。
- 必须串联限流电阻！ 电阻值根据 LED 正向压降和期望亮度计算（通常在 470Ω 到 2kΩ 范围）。电阻应靠近 PHY 端放置。
电阻电容网络：
- 去耦电容： 在 PHY 芯片的每个电源引脚（尤其是模拟电源）附近放置足够容值和数量的陶瓷贴片电容（如 0.1uF, 1uF, 10uF），并确保低阻抗接地回路。
- 终端配置电阻： 某些 PHY 或接口方案需要在 TX/RX 差分线上靠近 PHY 端放置精密的并联终端电阻（如 49.9Ω）或偏置电阻。严格按芯片手册设计。
- 中心抽头电容： 如前所述，用于 CT_PHY。
- 配置电阻： 用于 PHY 硬件配置引脚的上拉/下拉电阻。
- 晶振负载电容： 匹配 PHY 芯片外部晶振所需的负载电容（通常两个小电容，如 10-22pF）。

二、 PCB 布局布线关键规则（高速信号完整性核心）

差分线 (TX+/-, RX+/-)：
- PHY 到变压器: 这是最关键的高速模拟差分对路径。
- 等长匹配： 差分对中的 P 线和 N 线长度偏差必须严格控制（通常要求 < 5 mils/0.127mm，具体看速率和手册要求）。
- 差分阻抗： 设计微带线/带状线结构，使其差分阻抗严格控制在 100Ω ±10%（常用值）。这需要计算线宽、线间距、介质层厚度和介电常数。通常需要 4 层板或以上以保证良好的参考平面和阻抗控制。
- 平行等间距： 差分对应尽量平行走线，保持走线间距恒定。
- 最短路径： 尽量走最短路径连接 PHY 和变压器对应引脚。避免锐角弯折，优先使用 45° 或圆弧拐角。
- 远离噪声源： 远离开关电源、晶振、时钟线、数字 IO 线等噪声源。避免在变压器下方穿越高速数字线。
- 层间参考平面： 差分线下方（或上下方）必须有完整、无分割的连续参考地平面（GND Plane）。避免跨分割平面布线。
- 禁止打过孔： 理想情况下差分线对之间以及差分线对内部的两根线之间都不要打孔。如果必须打孔，确保对称（P/N 线同时打孔）且数量最小化。
- 变压器下方： 变压器正下方的 PCB 所有层（尤其是高速差分线参考层）应挖空禁布铜（Keep-Out），形成一个隔离区，避免平面噪声通过寄生电容耦合到变压器绕组。
地平面设计 & 隔离：
- 模拟地 (AGND) 与数字地 (DGND)： PHY 芯片通常有独立的模拟地和数字地引脚。应在 PHY 芯片下方或附近通过一个窄连接（“星型点”或 0Ω 电阻/磁珠）将它们连接在一起，然后连接到主地平面。这个点也是 PHY 侧去耦电容的接地点。RJ45 磁性元件初级侧的接地也应连接到这个 AGND。
- 变压器隔离带： 变压器实现了初级侧（PHY 侧，电路板地）和次级侧（线缆侧，外部大地）的电气隔离。必须在变压器下方（所有层）设置连续的隔离带（禁布区）！ 初级侧的 AGND 平面不应延伸到变压器下方靠近次级侧引脚的区域。
- RJ45 外壳 (金属壳) 接地： RJ45 金属外壳必须连接到机壳地 (Chassis GND/Earth GND)。绝对不能直接连接到电路板的信号地 (Signal GND/SGND 或 AGND/DGND)！ 两者之间应通过一个高压电容器（如 1000pF~4700pF, Y1/Y2 安规电容）或一个低阻抗路径（如短而宽的铜皮连接到机壳固定螺丝柱）连接，以提供高频噪声泄放路径同时维持直流隔离。具体方式取决于设备的安全标准和 EMC 要求。
- TVS 二极管接地： TVS 管的接地端应就近连接到机壳地或通过一个非常低阻抗的路径连接到次级侧的“地”（如果变压器次级侧有独立地引脚，但这不常见）。确保浪涌电流能顺畅泄放到机壳地。
电源：
- 为 PHY 的不同电源轨提供清洁稳定的电源。
- 使用磁珠或小电阻（0Ω）配合大容量（如 10uF）和小容量（如 0.1uF）电容组成 π 型滤波电路隔离数字电源和模拟电源（如果需要）。
- 去耦电容必须极其靠近 PHY 芯片的电源引脚放置，并使用最短、最宽的走线连接到引脚和地平面（优先两侧打孔到地平面）。
时钟信号：
- 外部晶振及其连接线应尽量靠近 PHY 芯片的时钟输入引脚。
- 晶振下方所有层应禁布铜（Keep-Out）。
- 时钟线应尽量短，包地处理（两侧用地线屏蔽）。
指示灯电路：
- LED 指示灯线路是低速信号，布线要求相对宽松，但应避免与高速差分线平行长距离走线。
- 限流电阻靠近 PHY 的 LED 驱动输出端放置。