PCB布线完成后，请务必进行以下关键检查和优化步骤（中文版）：

一、基础规则检查

1. DRC（设计规则检查）

   • 运行EDA工具中的DRC，确保无间距错误（线-线、线-焊盘、层间短路）、线宽/孔径符合工艺能力（如最小线宽6mil）。
   • 重点检查 差分对等长（长度差±5mil内）、高速信号阻抗（如USB 90Ω±10%）。

2. 电气连通性验证

   • 执行ERC（电气规则检查），确认无未连接网络、悬空引脚。

二、布线优化

1. 信号完整性优化

   • 关键信号：缩短高速线（时钟、差分线），避免直角走线，参考层完整（无分割槽）。
   • 串扰控制：并行线间距≥3倍线宽（如DDR数据组间≥20mil）。
   • 末端匹配：高速线末端添加电阻（如源端串联22Ω）。

2. 电源完整性优化

   • 电源通道：加宽主干线（≥20mil/A），缩短回路路径。
   • 去耦电容：靠近IC引脚（≤300mil），小电容（0.1μF）优先布局。
   • 分割平面：避免信号线跨分割区（如GND平面开槽需绕行）。

三、DFM（可制造性）验证

1. 焊盘与孔

   • 插件孔环宽≥8mil（防破孔），贴片焊盘间阻焊桥≥4mil（防连锡）。
   • 避免在BGA下方放置过孔（需塞孔处理）。

2. 丝印与标识

   • 器件位号清晰（字号≥0.8mm），极性/方向标识（如二极管、电解电容）。
   • 板名、版本号、定位孔（MARK点需裸露铜，直径≥1mm）。

四、生产文件输出

1. Gerber文件

   • 导出各层铜箔（TOP/BOTTOM）、丝印、阻焊、钻孔图（含NC钻孔文件）。
   • 确认 层叠顺序 与板厂要求一致（如4层板：TOP-GND-POWER-BOTTOM）。

2. 装配图（BOM+坐标文件）

   • 提供带位号的元件位置图，核对BOM物料编码与封装匹配。

五、交付前自检表

注意事项

• 与板厂沟通：明确工艺要求（如沉金、阻抗控制公差±10%）。
• 样品测试：首板重点验证高频信号眼图、电源纹波（如DDR Vtt波动≤±2%）。

完成以上步骤后，再投板可大幅降低风险！ 建议使用DFM工具（如华秋DFM）做自动分析，查漏补缺。