在PCB设计中处理“层（Layer）”、“阻抗（Impedance）”和“焊盘（Pads）”的关系时，核心在于如何通过叠层结构、材料选择和焊盘设计来实现精确的阻抗控制，尤其是在高速高频电路中。以下是关键要点：

1. 层（Layer）与阻抗控制

• 叠层结构：阻抗由介质层厚度（H）、导线宽度（W）、铜厚（T）和介电常数（Dk）决定。叠层设计需明确：
  • 信号层与参考层（GND/Power）的距离。
  • 芯板（Core）和半固化片（PP）的厚度及Dk值。
• 示例叠层：

   Top Layer (信号)  
   ↓ Prepreg (介质层)
   GND Plane (参考层)  
   ↓ Core (介质层)  
   Signal Layer  
   ↓ Prepreg  
   Power Plane  

• 阻抗计算：
  单端阻抗：Z₀ ≈ [87/√(εᵣ+1.41)] × ln(5.98H/(0.8W+T))
  差分阻抗：与线间距（S）强相关。

2. 焊盘（Pads）对阻抗的影响

• 阻抗突变问题：
  • 焊盘通常比走线宽（如BGA焊盘），导致局部阻抗降低（可能下降10-20Ω）。
  • 过孔焊盘（Via Pad）会引入寄生电容，恶化高频信号完整性。
• 优化方法：
  • 反焊盘（Anti-Pad）：在参考层挖空铜区（增大H），补偿电容效应。
  • 泪滴焊盘（Teardrop）：渐变过渡线宽，减少阻抗突变。
  • 微型焊盘：在满足工艺下尽量减小焊盘尺寸。
  • 移除焊盘下方介质（背钻/控深钻）：减少过孔残桩。

3. 协同设计要点

4. 实际设计流程

   graph LR
   A[确定阻抗要求] --> B(例如 USB 90Ω差分/ HDMI 100Ω差分)
   B --> C[与板厂协商叠层结构]
   C --> D[使用SI9000计算初始线宽/间距]
   D --> E[在Layout中优化焊盘及过渡区]
   E --> F[导出模型进行SI仿真]
   F --> G{是否达标？}
   G -- 否 --> E
   G -- 是 --> H[生成Gerber并标注阻抗层]

5. 注意事项

• 板厂沟通：提供阻抗控制表，明确目标值、测试线位置及层叠要求。
• 高频材料：＞5GHz电路优先选用低损耗材料（如Rogers RO4350B，εᵣ=3.66）。
• 测试验证：要求板厂提供阻抗测试报告（TDR法），确认实测值在±10%公差内。

结论：成功的阻抗控制需在叠层设计阶段预留介质厚度余量，在布线阶段通过焊盘优化和渐变结构减少阻抗突变，并通过仿真与制程反馈迭代。焊盘区域是阻抗失配的重灾区，需作为SI优化的重点对象。