pcb 拼板存在飞线

关于PCB拼板（Panelization）后出现意外的“飞线”（Rat’s Nest），这通常表示设计软件认为拼板后的设计在网络连接上存在问题。原因和解决方法如下：

主要原因：

拼板方式造成的“断路”：
- V割（V-Scoring）或邮票孔（Mouse Bites/Mill Holes）： 这些是物理分离板子（单板）的工艺。设计软件（如KiCad, Altium, Eagle等）如果检测到这些切割线/孔洞连接了两个或多个单板的外框或铜皮（尤其是GND铺铜），并且这些连接跨越了切割线，它会误认为这些切割线区域是“断路”，导致原本应该连通的网络（特别是GND网络）被断开。软件就会在这些“断开”点之间显示飞线（通常是GND到GND的飞线）。
网络名称冲突：
- 如果拼板中的不同小板上有同名但实际不应相连的网络（例如，每块小板都有自己的 GND 网络，但它们物理上应该通过工艺边或连接器相连），软件可能会尝试连接它们，也可能因为名称冲突而报错。
- 如果拼板时操作不当，导致原本同一网络的连接被断开或赋予了不同名称。
物理连接问题：
- 在创建拼板（尤其是手动放置小板阵列或旋转小板时）过程中，不小心移动了元件、走线或过孔，造成了真实的断路。
- 工艺边上的连接（如测试点、定位孔接地、邮票孔桥接的GND）设计不合理，导致软件无法正确识别连接关系。
铺铜（Pour）问题：
- 拼板后，铺铜没有正确重新覆铜（Repour），尤其是在切割线（V割线、邮票孔线）附近。铺铜可能没有延伸到工艺边的GND，或者在切割线处形成了孤岛，软件检测到孤岛就显示飞线。
- 铺铜的网络属性设置错误。

解决方法：

检查飞线性质：
- 首先确认这些飞线是真实的设计错误还是由拼板工艺造成的假性断路。绝大多数拼板后的飞线都是第1点（V割/邮票孔造成的GND假性断路）引起的。
- 查看飞线连接的是哪些网络。如果是不同板子的 GND 网络之间，或者集中在工艺边、切割线附近，基本就是假性断路问题。
解决假性断路（V割/邮票孔引起的GND飞线）：
- 理解并忽略（设计端）： 最重要的一点是，在电气设计上，V割线和邮票孔之间的间隙并不代表真正的电气断开。在生产后，这些区域是靠物理切割（分板）来实现分离的。在分板之前，工艺边和各个小板的铜箔（尤其是GND）是物理连通的。软件显示的飞线是误报。只要你的单板设计本身DRC（设计规则检查）是100%通过的，并且拼板没有引入真实的电气错误，这些飞线在电气原理上是安全的，可以忽略。
- 抑制特定区域的DRC（可选）： 如果飞线太多影响视觉检查，或者你想强制消除DRC报错：
  - 调整铺铜间距规则（Clearance）： 在EDA软件的设计规则中，针对铺铜（Copper Pour）设置一个例外规则。将铺铜与 “板框（Board Outline）” 或 “机械层（Mechanical Layer）” 上代表V割线或邮票孔轮廓线的物体之间的安全间距（Clearance）设置为0。这样铺铜就会紧贴这些切割线，软件就不会认为它们之间有断开了（它认为铜与切割线轮廓是接触的，没有空隙）。
  - 放置“Keepout”区域： 在V割线或邮票孔区域（主要是工艺边上的连接桥部分）放置一个 “铺铜禁止区（Keepout for Copper Pour）” 。阻止铺铜覆盖这些微小间隙区域，避免形成孤岛。邮票孔桥本身通常需要有少量铜箔（连接工艺边GND和小板GND），但禁止区可以防止铺铜在邮票孔间隙处产生不必要的碎铜。
  - 使用专用“拼板层”： 在拼板文件中，将V割线、邮票孔轮廓、工艺边边框等放在专用的机械层，并在DRC规则中明确设置铺铜与该层的间距为0或忽略检查。
解决网络名称冲突：
- 如果使用的是多通道设计或阵列拼板，确保软件功能使用正确。
- 如果拼板由不同设计文件合并而来，仔细检查网络名称。确保需要连接的GND网络名称完全相同。必要时，在拼板文件中使用网络标签（Net Label）或直接布线将工艺边上的公共GND连接点与各小板的GND明确连接起来（通常通过邮票孔桥上的铜实现）。
- 对于不应该相连的同名网络（极少见），需要修改设计，为它们赋予不同的唯一网络名称。
检查并修正真实连接问题：
- 仔细检查飞线指示的点，看是否真的有走线断开、元件管脚未连接或过孔连接错误。修复这些真实的断路。
- 确保工艺边上连接小板GND的“桥梁”（通常是邮票孔之间保留的细铜皮）设计正确且未被DRC规则阻止或断开。
重新覆铜（Repour All Polygons）：
- 完成拼板布局和规则设置后，务必执行一次“全部重新覆铜” 操作。让软件根据新的板框（包含工艺边）和设置好的规则重新生成所有铺铜。
- 仔细检查覆铜结果，特别是在切割线边缘和工艺边区域，确保铺铜覆盖到了预期区域，没有形成孤岛（孤岛会导致孤岛上的焊盘/过孔到主地的飞线）。手动调整铺铜轮廓或添加连接线修复孤岛。

总结关键步骤：

确认飞线性质： 区分是真错还是拼板工艺（V割/邮票孔）引起的假性GND断开。
忽略假性飞线（最重要）： 理解生产时物理连接是存在的，软件DRC在此场景有局限性。
针对性调整DRC规则： 设置铺铜与板框/V割线/邮票孔轮廓的安全间距为0，或在关键区域使用铺铜禁止区。
检查和统一网络： 确保需要连接的GND网络名称一致且连接路径（如邮票孔桥）存在。
彻底重新覆铜： 拼板完成后必须执行，并检查消除孤岛。
最终检查： 专注于检查是否有因拼板操作（移动、旋转）引入的真实断路或短路。确保单板原有的DRC错误已全部解决。最终的Gerber文件是正确的即可，不必强求拼板文件在EDA软件中完全没有飞线（尤其是GND相关的假性飞线）。

核心原则： PCB拼板的主要目的是满足生产和组装（SMT）的工艺要求，其本身不应该改变单板的电气连接关系。拼板文件中出现的飞线绝大部分是EDA软件对物理分离工艺（V割/邮票孔）的误判（假性断路），特别是在GND网络上。只要单板设计正确，拼板工艺设计合理（保证分板前电气导通），这些飞线在电气上是无害的，可以通过调整规则或忽略来处理。重点还是确保单板本身的电气正确性和拼板的物理结构合理性。