射频（RF）PCB走线设计是保证高频电路性能的关键，需遵循以下核心原则（中文详解）：

1. 阻抗控制

• 匹配目标阻抗：常用50Ω（射频）或75Ω（视频），通过调整走线宽度、介质厚度和介电常数实现。
• 计算工具：
  微带线阻抗公式（简化）： [ Z_0 \approx \frac{87}{\sqrt{\varepsilon_r + 1.41}} \ln \left( \frac{5.98H}{0.8W + T} \right) \quad (\Omega) ] 其中：
  (Z_0) = 特性阻抗，
  (\varepsilon_r) = 板材介电常数，
  (H) = 介质厚度，
  (W) = 走线宽度，
  (T) = 铜厚。
• 实践要点：
  • 使用阻抗计算工具（如ADS、SI9000）。
  • 避免层间介质厚度不一致。

2. 减少损耗

• 导体损耗：
  • 加宽走线（但需平衡阻抗）。
  • 选用低粗糙度铜箔（如HVLP铜箔）。
• 介质损耗：
  • 选用低损耗板材（如Rogers RO4000系列、Taconic RF-35）。
  • 避免使用FR-4（高频段损耗大）。

3. 走线路径优化

• 避免直角拐弯：
  • 采用45°斜角或圆弧拐角（减少阻抗突变和反射）。
  • 直角拐弯的电容效应会导致谐振（尤其在>10GHz时）。
• 缩短走线长度：
  • 关键路径（如天线馈线）尽量最短化。

4. 隔离与屏蔽

• 间距规则：
  • RF走线与其它走线间距 ≥ 3倍线宽。
  • 敏感线路间加地孔屏障（Guard Vias）：

    TOP Layer:  RF线 ────────
                │ │ │ │ │
    GND Vias:   ● ● ● ● ●   ← 地孔间距 < λ/10
                │ │ │ │ │
    BOT Layer:  GND平面 ─────

• 接地屏蔽：
  • RF线上下层用完整地平面屏蔽。
  • 关键电路加金属屏蔽罩。

5. 过孔设计

• 最小化过孔数量：每个过孔引入约0.3–0.5pH电感和0.1fF电容（10GHz时可导致插损>0.1dB）。
• 优化过孔结构：
  • 使用背钻（Back Drill）去除多余铜柱。
  • 过孔两侧加接地过孔提供回流路径。

6. 差分对走线（如RFIC差分端口）

• 严格等长与对称：长度差 < 15mil（0.38mm）。
• 间距一致：避免间距突变导致共模噪声。

7. 电源去耦

• 高频去耦电容：
  • 在RFIC电源引脚附近放置0.1μF + 10pF组合电容。
  • 电容接地端直接打地孔到主地平（via-in-pad最佳）。

8. 测试点与校准

• 预留测试点：
  • 使用π型或T型测试焊盘（需做阻抗补偿）。
  • 避免测试点破坏传输线连续性。

关键设计验证

1. 仿真先行：
   • 使用HFSS/CST做3D电磁场仿真，验证S参数（S11回波损耗、S21插损）。
2. TDR测试：
   • 时域反射仪检测阻抗连续性（波动需<±5Ω）。

案例：

设计5.8GHz Wi-Fi天线馈线（50Ω微带线）：

• 板材：Rogers RO4350B（εr=3.66, 厚0.8mm）
• 线宽计算：1.5mm（通过SI9000拟合得出）
• 拐角处理：圆弧半径R=3倍线宽（4.5mm）
• 插损优化：使用HVLP铜箔（粗糙度<0.5μm），实测插损比标准铜箔降低20%。

常见错误：

• ❌ 未计算阻抗直接布线 → 驻波比（VSWR）>2.0。
• ❌ RF线与数字线平行长距离走线 → 噪声耦合使EVM恶化。
• ❌ 地平面分割不当 → 回流路径断裂，辐射超标。

通过严格遵循以上规则，可显著提升射频电路的稳定性、效率及抗干扰能力。若需深入某一点（如材料选型/仿真设置），可进一步探讨！