在PCB设计中，线宽增加后设计规则检查（DRC）不通过，通常由以下原因及解决方案导致：

⚠️ 常见原因：

1. 间距违规（Clearance Violation）

   • 问题：线宽增加后，与相邻走线、焊盘、过孔或铜皮的间距小于设计规则设定值。
   • 解决：调整走线路径增大间距，或修改规则中的 Clearance 参数（需确保符合电气安全）。

2. 线宽规则冲突

   • 问题：不同网络（如电源 vs 信号线）设置了独立线宽规则，加粗的线未匹配目标网络规则。
   • 解决：
     • 确认走线所属网络（如电源网络），在规则中 单独设置该网络的线宽范围（例如：电源线 0.5mm，信号线 0.2mm）。
     • 在EDA软件中检查规则优先级（如Altium Designer的Rule Priority）。

3. 区域限定规则（Room/Area Rule）

   • 问题：特定区域（如BGA下方）设置了更严格的线宽/间距限制，加粗后超出允许值。
   • 解决：调整区域规则或移动走线避开限制区。

4. 封装引脚间距过小

   • 问题：IC引脚间距固定（如QFP、BGA），线宽增加导致无法从引脚间引出。
   • 解决：
     • 引脚附近使用 "泪滴"（Teardrop） 过渡；
     • 出线区域改用允许的最大线宽（通常比引脚间距小20%）。

5. 制造商工艺限制

   • 问题：超出PCB厂家的 最小线距/线宽能力（如常规工艺 6/6mil，加粗后间距不足）。
   • 解决：
     • 确认板厂制程参数，调整设计规则；
     • 高压或大电流线局部加粗，其他区域保持细线。

? 解决方案步骤：

1. 定位DRC报错点

   • 在EDA工具（如KiCad、Altium、Cadence）中查看DRC错误详情，找到违规位置及规则类型。

2. 检查规则设置

   • 确认 线宽（Width） 和 间距（Clearance） 规则是否匹配设计需求。
   • 示例（Altium Designer）：
     Design → Rules → Electrical → Clearance 调整全局间距；
     Routing → Width 中为电源网络创建独立规则。

3. 使用差分线或泪滴

   • 空间紧张时，用 泪滴 连接焊盘与走线，避免突然加粗导致夹角间距不足。

4. 分层处理电流路径

   • 大电流线在 顶层/底层走粗线，信号线换内层走细线，避免同层冲突。

5. 验证制造商能力

   • 咨询PCB板厂，确认其工艺支持的最小 线宽/线距（如 0.1mm/0.1mm）。

✅ 实际调整示例：

• 场景：12V电源线从0.3mm加粗至0.8mm后DRC报错。
• 操作：
  1. 设置电源网络专属规则：宽度范围 0.5-1.0mm；
  2. 确保与其他网络间距 ≥0.3mm（按电压值增加）；
  3. 避开BGA区域，或在该区域暂时恢复细线引出。

? 提示：利用 "规则例外"（Rule Exceptions） 对特定区域/网络豁免规则，可高效解决局部冲突。设计前规划关键路径的布线通道，预留足够空间给大电流走线。