设计100M以太网（100BASE-TX）接口的PCB时，需重点关注信号完整性、阻抗控制、EMI抑制及隔离防护。以下是关键设计要点：

核心设计规范

1. 差分线对（TX±/RX±）

   • 阻抗控制：
     • 线距固定（推荐 5~6 mil），与参考层间距一致。
     • 差模阻抗严格匹配 100Ω ±10%（常用4层板）。
   • 等长匹配：
     • 同一差分对内长度误差 ≤10 mil（0.25mm）。
     • 四组线（TX±、RX±）间误差 ≤50 mil（1.27mm）。
   • 走线要求：
     • 避免直角走线，使用 45°或圆弧转角。
     • 尽量短且直，远离高速时钟、电源等干扰源。

2. 变压器（Magnetics）布局

   • 位置优先：
     变压器尽量靠近RJ45连接器（距离 ≤25mm）。
   • 中心抽头：
     • 电源端接 0.1μF+10μF 电容滤波，靠近变压器引脚。
     • 接地端通过 电容（0.01μF~0.1μF） 接机壳地（Chassis GND）。
   • 下方掏空：
     • 变压器底部所有层掏空，避免底层走线。

3. 接地与隔离

   • 地分割：
     • 使用 磁珠/0Ω电阻/高压电容 跨接数字地（DGND）与机壳地（PGND）。
     • 变压器下方设 3mm以上分隔槽（Antipad），两侧地不直接相连。
   • 回流路径：
     • 差分线下方保留完整地平面，避免跨分割区。

4. 电源滤波

   • 变压器中心抽头电源（如3.3V）增加 π型滤波（10μF钽电容 + 磁珠 + 0.1μF陶瓷电容）。
   • 网口PHY芯片电源引脚就近放置 0.1μF退耦电容。

5. EMI 抑制

   • RJ45金属外壳接机壳地（多点接地）。
   • 差分线对并联 共模扼流圈（CMC）。
   • 必要时在信号线上添加 ESD保护二极管（如TVS阵列）。

层叠与材料

• 推荐4层板结构：
  TOP → GND → Power → BOTTOM
  差分线优先布在TOP层，参考完整地平面。
• 板材：FR4（常规应用），高频场景可选 Rogers 4350（损耗角正切值更低）。

关键器件选型

检查清单

1. 差分线阻抗仿真（Si9000等工具验证）。
2. 变压器下方禁止走线，参考层掏空。
3. 所有信号线远离板边 ≥5mm。
4. 网口区域铺铜接机壳地，与数字地单点连接。

注意：百兆网口仅需 2对线（1/2、3/6引脚），空闲线（4/5、7/8）可悬空或接地，避免引入噪声。

按此规范设计可大幅降低信号抖动、辐射超标风险，确保通过IEEE 802.3u认证测试。投产前建议做TDR测试验证阻抗一致性。