在 Ansys SIwave 中为 PCB 定义平面层（铺铜）的操作流程与传统 PCB 设计软件（如 Altium Designer, Cadence Allegro）有本质区别。SIwave 本身主要用于电磁场仿真和电源/信号完整性分析，并非 PCB 布局布线工具，因此它不提供直接的“铺铜”绘图功能。

SIwave 的平面层信息完全来源于导入的 PCB 设计文件（如 .anf, .edb, .brd, .mcm, .def/.sip, .qcd, .odb++ 等）。这意味着：

1. “铺铜”必须在原始 PCB 设计软件中完成：

   • 在 Altium Designer, Cadence Allegro/KiCad/Mentor Xpedition/Pads 等软件中进行 PCB 布局布线时，你需要在平面层（内电层 Plane Layer/Power Plane） 或信号层（Signal Layer） 上定义覆铜区域（Polygon Pour/Copper Pour）。
   • 这些覆铜区域定义了实际的铜箔形状（实心平面、分割平面、孤岛铜皮等）。
   • 设置好覆铜的网络属性（连接到哪个GND网络、哪个电源网络等）。

2. SIwave 的作用是导入和分析这些已有的平面信息：

   • 当你将完整的 PCB 设计文件导入 SIwave 后，软件会自动解析文件中的所有图层信息，包括：
     • 平面层： 定义为 Plane Layer 的层，通常是负片设计（Negative Plane），铜箔是整块的，通过反焊盘（Anti-pad）来避开不需要连接的区域（如过孔、焊盘）。
     • 信号层上的覆铜： 在信号层上绘制的 Polygon Pour/Copper Pour，通常连接到 GND 或电源网络，作为回流路径或屏蔽。
   • SIwave 会将这些区域的几何形状、材料属性以及它们连接的网络信息加载进来。

3. 在 SIwave 中检查和验证平面信息：

   • 导入后，可以通过 SIwave 的层管理器查看各层。
   • 通过关闭其他层（如丝印层、阻焊层），专注于查看平面层和信号层上的铜皮分布。
   • 使用 View -> Nets 选项，按网络高亮显示铜皮，检查平面是否被正确分割，铜皮是否连接到预期的网络。这是验证导入的铺铜是否正确的重要手段。
   • 使用 View -> Nets -> Show Nets By Voltage 可以更直观地按电压等级查看不同电源平面的分布。

如果在 SIwave 中发现平面存在问题（如缺少铜皮、铜皮连接错误、平面分割不合理），该怎么办？

1. 首要解决方案：返回原始 PCB 设计软件修改：

   • 这是最正确、最推荐的方法。在原始设计工具中修复铺铜问题（修改覆铜边界、调整反焊盘、重新铺铜、修正网络属性等）。
   • 重新导出 PCB 文件（如 .anf）。
   • 在 SIwave 中重新导入更新后的设计文件。 SIwave 会重新解析所有图层和铜皮信息。

2. （有限使用）SIwave 中的“修补”功能 - Draw -> Conductor Rectangle/Ellipse/Polygon:

   • 注意： 这个功能不是用来在 PCB 层面上进行真正的铺铜设计。它的主要目的是：
     • 在非 PCB 区域（例如在封装上方、或者在参考平面不完整的地方）添加额外的导体片（Conductor Patch）用于仿真特定场景（如添加去耦电容模型下方的局部返回路径）。
     • 创建简单的测试结构或屏蔽罩模型。
     • 极其有限地修补导入模型中非常小且明显缺失的铜皮（例如一个小缺口）。强烈不建议用它来大面积“绘制”本该在 PCB 设计中存在的平面铜箔。
   • 操作步骤（谨慎使用）：
     • 切换到需要添加导体的图层。
     • 选择 Draw -> Conductor Rectangle (矩形)、Ellipse (椭圆) 或 Polygon (多边形)。
     • 在视图窗口中绘制所需的形状。
     • 关键步骤： 选中新绘制的导体形状，右击选择 Properties。
     • 在属性窗口中，找到 Net 属性。必须手动将其分配给正确的网络（如 GND 或 VCC_3V3）。 未分配网络的导体在仿真中会被视为“浮动金属”，可能产生错误结果。
     • 也可以通过 Circuit Elements -> Assign Net 来给选中的几何图形分配网络。
   • 重要限制：
     • 这样添加的导体是简单的二维平面形状（零厚度）。它们无法完全模拟 PCB 制造中实际的铜箔（具有厚度、粗糙度）。
     • 它们与周围导入的铜箔之间没有自动的电气连接逻辑。你需要确保绘制的导体与原有的铜箔在几何上重叠，SIwave 才会认为它们在电气上是连续的。
     • 大规模使用此方法添加“铜箔”会使模型管理变得混乱，且未必符合制造现实。不能替代在原始设计工具中正确设计平面。

总结与关键点：

1. 核心原则： SIwave 不进行PCB铺铜设计。它导入并分析在其他PCB设计软件中已定义好的平面信息（Plane Layers）和信号层覆铜（Copper Pours）。
2. 铺铜操作： 必须在 Altium Designer, Cadence Allegro/KiCad/Mentor 等 PCB 设计软件 中进行。
3. SIwave 导入： 导入完成的 PCB 设计文件后，SIwave 自动包含所有铺铜信息。
4. 检查验证： 在 SIwave 中使用层可视化和网络高亮功能检查导入的铺铜是否正确（形状、网络连接）。
5. 修改问题：
   • 首选且正确的方法： 返回原始 PCB 设计软件修改铺铜 -> 重新导出 -> SIwave 重新导入。
   • 应急/小范围修补（慎用）： 仅在 SIwave 中 Draw -> Conductor Polygon/Rectangle/Ellipse -> 严格指定正确的网络属性。主要用于仿真辅助，非 PCB 设计替代方案。
6. 仿真考量： 确保导入的平面层（特别是参考平面）连续、完整、正确分割且连接到正确的网络，是获得准确电源完整性（PI）和信号完整性（SI）仿真结果的基础。任何平面缺陷都可能导致谐振、阻抗突变、串扰增加等问题。

简单来说：在 SIwave 中“给 PCB 铺铜”的正确方式是，先在 PCB 设计软件里铺好铜、定义好网络，然后把整个设计文件导入 SIwave 进行分析。SIwave 本身不是用来画铜皮的绘图工具。