千兆网口的pcb走线长度

在千兆以太网（1000BASE-T）的PCB设计中，差分走线对的长度匹配（等长要求）比绝对长度限制更为关键。以下是核心要求和最佳实践：

差分对内等长（长度匹配）：
- 这是最重要的要求。 每一对差分信号（如TX+/TX-， RX+/RX-）内部的两根线（P和N）必须尽可能等长。
- 目标值： 长度差 ≤ 5 mil（0.127 mm） 是常见且推荐的设计目标。更严格的设计可能要求 ≤ 2 mil（0.05 mm）。最大允许差值通常不超过 25 mil（0.635 mm），但应尽量追求更小。
- 目的： 保证差分信号的相位一致，维持其抗干扰能力，减少模式转换（差模转共模）。
差分对间等长：
- 发送对（TX）和接收对（RX）之间的绝对长度差异要求相对宽松一些。
- 目标值: 通常建议控制在 ±50 mil（±1.27 mm） 以内即可满足要求。更严格的规范可能要求 ±25 mil。
- 目的： 主要是为了满足PHY芯片内部的时序要求。
差分阻抗控制：
- 目标阻抗： 100Ω ±10%（即90Ω到110Ω之间）。
- 实现方式： 通过精确控制线宽（W）、线与线之间的间距（S）以及它们相对于参考地平面的高度（H）来实现。这需要：
  - 使用PCB叠层结构参数（介电常数Er，板厚）。
  - 利用PCB设计软件的阻抗计算工具或厂商提供的叠层阻抗表。
  - 布线时严格保持设定的W和S（尤其是在弯曲、过孔附近）。
  - 保持完整、连续的参考地平面（通常是相邻层），避免在差分线下方的参考平面上开槽或分割。
绝对走线长度（一般建议）：
- 虽然标准没有严格的绝对最大长度限制（因为信号最终是在双绞线上传输很远），但在PCB上的走线应尽量短而直接。
- 推荐长度： 从PHY芯片（或连接器等）到RJ-45连接器（或变压器）的走线最好控制在150mm（约6英寸）以内。更短更好（如50-100mm）。
- 目的： 减少信号在传输线中的衰减、延时和引入噪声/串扰的机会。
其它关键布线规则：
- 远离干扰源： 远离高频噪声源（如开关电源、时钟线、晶振、射频电路）。
- 避免平行长走线： 与其他高速信号线（尤其是其他差分对）保持足够间距（至少3倍线宽，最好3H以上），避免并行走长线，以减少串扰（Crosstalk）。
- 减少过孔： 尽量减少过孔数量。每个过孔都会引入阻抗不连续性和寄生电感/电容。如果必须打孔换层：
  - 紧邻差分对过孔放置一对接地过孔（Stitching Vias），为返回电流提供低感抗路径。
  - 保持过孔对称。
- 弯曲方式： 使用圆弧弯折（Arc）或135度角弯折，避免使用90度直角弯折，后者会导致阻抗突变和反射。
- 终端匹配电阻： 如果PHY芯片电路要求靠近连接器端放置终端匹配电阻（通常是49.9Ω），确保走线到这些电阻非常短且对称。
- 变压器位置： 通常将网络变压器放置在靠近RJ-45连接器的位置，PHY芯片到变压器之间的差分线按上述规则布线。