13.56mhz pcb天线

以下是针对 13.56MHz PCB 天线设计 的关键要点和设计指南（中文回答）：

一、核心设计目标

频率匹配：天线需谐振在 13.56MHz ±1% 范围内（NFC/ RFID 标准频率）。
阻抗匹配：通过匹配网络使天线阻抗接近 50Ω 或目标芯片输入阻抗（常用 50Ω 或直接匹配至 NFC 芯片）。
磁场耦合优化：13.56MHz 天线本质是 磁场耦合型环形天线（非辐射场），需最大化磁场强度。

二、天线结构与 PCB 布局

1. 常用结构：矩形环形天线（Loop Antenna）

形状：单圈或多圈矩形线圈（多圈可增强磁场，但增加寄生电容）。
尺寸：
- 典型尺寸：边长 30mm×40mm 至 70mm×80mm（根据应用空间调整）。
- 小型化方案：使用铁氧体磁芯（如 NFC 卡片天线）增强磁场，缩小尺寸。
线宽/间距：
- 线宽 ≥ 0.2mm（避免制造缺陷），
- 线间距 ≥ 0.2mm（减少层间电容）。

2. PCB 层叠设计

推荐层叠：双层板或四层板。
- 天线层：顶层（Top Layer）走线。
- 参考地：底层（Bottom Layer）铺设完整地平面，避免在天线投影区下方走线（地平面涡流损耗磁场）。
禁止操作：
- 不要在环形天线内部区域铺设地铜或信号线（破坏磁场分布）。
- 天线区域避免金属异物（螺丝、屏蔽罩等）。

三、电感量（L）计算与调整

1. 目标电感值

典型值 1~5μH（需结合匹配电路计算）。
估算公式（矩形环）：

L (μH) ≈ 2 × l_avg × [ln(l_avg / w) + 0.5 + 0.22 × (w / l_avg)] × N^{1.8}

l_avg = 平均边长 = (长 + 宽)/2（单位：mm）
w = 线宽（mm）
N = 线圈匝数

2. 电感调整方法

增大 L：增加匝数（N↑）、扩大线圈面积、减小线宽。
减小 L：减少匝数、缩小面积、增加线宽（或使用跳线短接部分线圈）。

四、阻抗匹配网络（关键！）

天线需通过 π 型/T 型 LC 匹配网络 连接至射频芯片（如 PN5180、RC522 等）。

匹配步骤：

测量天线阻抗：
使用矢量网络分析仪（VNA）测量天线在 13.56MHz 的复阻抗 ( Z = R + jX )。
设计匹配电路（以 π 型为例）：
```
[C1] ─ [Antenna] ─ [C2]  
      │  
     [L]  
      │  
     GND
```
- 目标：将天线阻抗变换至芯片目标阻抗（通常 50Ω 或 19–j200Ω 等）。
- 元件选择：
  - C1, C2：典型值 10~200pF（NP0/C0G 陶瓷电容，低 ESR）。
  - L：典型值 100~500nH（高频功率电感，如绕线/一体成型电感）。

五、谐振电容（Cs）计算

天线总电容包括：

PCB 寄生电容（C_p，约 1~5pF）
外部谐振电容（C_s，需外接）

谐振频率公式：
[ f = \frac{1}{2\pi \sqrt{L \cdot (C_s + C_p)}} ]
→ 解得：
[ C_s = \frac{1}{(2\pi f)^2 L} - C_p ]
设计示例（L=3μH, f=13.56MHz, C_p=3pF）：
[ C_s \approx \frac{1}{(2\pi \times 13.56e6)^2 \times 3e^{-6}} - 3e^{-12} \approx 18.5\mathrm{pF} ]
实际选用 18pF 或 22pF（考虑公差调节）。

六、性能优化技巧

Q 值控制：
- 目标 Q 值：20~40（过高导致带宽窄，通信不稳定；过低则效率低）。
- 降低 Q 值：串联电阻（损耗法）或并联电阻（降低谐振阻抗）。
磁场增强：
- 在 PCB 背面添加 铁氧体片（如 NFC 手机方案），集中磁力线。
抗干扰设计：
- 天线远离高频噪声源（MCU、DC-DC 电源）。
- 电源线串磁珠（Ferrite Bead）。