在PCB设计中，400V电压等级的安全间距（包括电气间隙和爬电距离）需严格遵循安规标准（如IEC 60950、IEC 61010等）。以下是关键设计建议：

1. 基本间距要求

• 最小电气间隙（Clearance）：
  ≥ 3.2mm（根据IEC 60950-1标准，污染等级2）。
  若存在瞬态高压（如开关电源浪涌），需额外增加裕量（建议 ≥ 4mm）。

• 最小爬电距离（Creepage）：
  ≥ 4.0mm（污染等级2，材料组别IIIa）。
  若使用CTI≥600的板材（如FR4），可降至 ≥ 3.2mm，但仍建议保持 ≥ 4mm 以提升可靠性。

2. 关键设计措施

• 优先执行规范：

  • 严格隔离高低压区域，低压侧（如MCU）与高压走线间距 ≥ 8mm 以上。
  • 高压走线避免直角，采用 平滑弧形 减少尖端放电。
  • 相邻层的高压走线需 垂直交错，避免平行重叠。

• 开槽增强隔离：
  在高低压区域间 铣槽（Slot），宽度建议 ≥ 1mm，深度需贯通所有铜层（如图）：

  | 高压区 |=====[开槽]=====| 低压区 |

• 丝印与标识：

  • 在高压区域增加 "高压危险" 丝印标识（? 符号）。
  • 用 虚线边框 标注高压范围，警示生产与维修人员。

3. 板材与工艺选择

• 板材要求：
  选用 CTI ≥ 175V 的FR4基材（如Isola FR406、Shengyi S1000-2）。
  避免使用纸基等低CTI板材。

• 阻焊层（Solder Mask）：
  全覆盖高压走线，防止异物桥接。阻焊层厚度 ≥ 20μm。

• 表面处理：
  优选 沉金（ENIG） 或 喷锡（HASL），避免导电性不良的OSP工艺。

4. 验证与测试

• DRC规则设置：
  在EDA软件中自定义规则（以KiCad为例）：

  电气间隙（Clearance）: 4.0mm  
  爬电距离（Creepage）: 4.0mm  
  高压网络标签: "400V_Net"

• 耐压测试：
  量产前进行 AC 3000V/60s 或 DC 4242V 耐压测试（IEC 61010要求）。

5. 特殊场景处理

• 紧凑型设计：
  若空间受限，可采取：
  • 增加 隔离槽 + 灌胶（如硅胶CTI>600）缩小爬电距离至 ≥ 2.5mm。
  • 使用 加强绝缘（Reinforced Insulation） 光耦/变压器跨接隔离带。
  • 高压区铺网格地：在高压线周围铺设网格状GND，吸收干扰并阻断爬电路径。

总结：推荐参数

⚠️ 注意事项：最终设计需通过 安规认证机构（如UL/TUV）审核，不同应用标准（医疗/工业/消费类）要求可能差异较大。