以下是关于CAN总线PCB布局的关键要点及设计指南，使用中文说明：

一、核心原则

1. 阻抗匹配

   • 差分线阻抗严格控制在120Ω（终端电阻值）。
   • 使用阻抗计算工具（如Saturn PCB Toolkit）确定线宽/间距，叠层结构需与板厂确认。

2. 差分对等长

   • CAN_H与CAN_L长度误差 ≤ 5mm（高速CAN），低速应用可放宽。
   • 蛇形绕线时，弧度避免直角（推荐45°或圆弧），间距≥3倍线宽。

3. 最小化分支（Stub）

   • 节点分支长度 < 10cm（高速CAN），理想情况直接接入主干线。

二、布线关键规则

1. 走线优先级

   • 路径最短 > 减少过孔 > 远离干扰源。
   • 不同节点CAN线尽量 并行等距走线，避免交叉。

2. 层叠与参考平面

   • 差分线优先布在 内层（如L2/L3），上下方有完整地平面（GND）隔离噪声。
   • 若走表层，两侧加地线屏蔽（Guard Trace），间距≥3倍线宽。

3. 过孔处理

   • 过孔数量 ≤2个/节点，换层时附近增加 接地过孔（<100mil）提供回流路径。
   • 避免过孔破坏差分对对称性。

三、抗干扰设计

1. 隔离敏感区域

   • 远离：
     • 高频器件（晶振、开关电源）
     • 大电流路径（电机、继电器）
     • 时钟线、USB等高速信号
   • 最小间距：≥3倍板厚（如1.6mm板厚则间距≥5mm）。

2. 共模滤波

   • 接口处增加 共模扼流圈（如TDK ACT45B），靠近连接器放置。
   • 并联 TVS二极管（如SMBJ6.5CA）防ESD，接地脚短接至机壳地。

四、终端电阻设计

1. 位置与布局

   • 端点节点放置120Ω电阻（非中间节点）。
   • 电阻尽量靠近 连接器或MCU的CAN引脚（≤10mm）。
   • 使用0603/0402封装减小寄生电感。

2. 拓扑结构

   • 总线型拓扑：主干线粗（0.3~0.5mm），分支细短（0.2mm）。
   • 星型拓扑需用集线器，避免阻抗突变。

五、接地与屏蔽

1. 接地策略

   • 使用 单点接地（如连接器屏蔽壳接地至机壳）。
   • 避免数字地与模拟地混合，通过磁珠/0Ω电阻跨接。

2. 屏蔽电缆处理

   • 连接器外壳接机壳地（金属壳体），PCB端通过 Y电容（<4.7nF） 接信号地。

六、接口保护电路布局

[连接器] → [TVS] → [共模扼流圈] → [串接电阻] → [CAN收发器]
          │          │              │
          GND        GND            GND（就近下地）

• 保护器件距连接器 <10mm，路径无绕线。

七、检查清单

1. ⭐ 差分对间距是否恒定？
2. ⭐ 终端电阻位置/值是否正确？
3. ⭐ 所有节点分支是否过短？
4. ⭐ 参考平面是否完整无割裂？
5. ⭐ 高速CAN线旁是否有地屏蔽？

深度提示：

• 低速CAN（<125kbps）：可放宽规则，但仍需保证差分对称。
• 高速CAN/CAN FD：必须仿真眼图（如SI9000），上升时间≤150ns需严格控阻抗。
• 工业环境：增加π型滤波（22Ω+2×33pF）增强EMC性能。

遵循以上规则可显著降低错误帧、EMI超标风险。设计后建议用矢量网络分析仪测试阻抗，实际通信中监测波形确认过冲/振铃情况。